[국회직 9급 전자공학개론] 19년 1회차 기출문제 정답·해설 페이지

최소화한 논리식은 $\bar{B}+A\bar{C}$이다.
AB가 00과 10인 두 열은 맵의 양 끝으로 서로 인접하고 네 칸이 모두 1이므로 하나로 묶으면 A와 C가 소거되어 $\bar{B}$가 된다.
남은 1은 AB=11, C=0 칸이다. 이 칸을 인접한 AB=10, C=0 칸과 묶으면 B가 소거되어 $A\bar{C}$가 된다.
$A\bar{B}+\bar{A}\bar{B}+A\bar{C}$: 앞의 두 항은 $\bar{B}$로 합쳐지므로 최소형이 아니다.
$\bar{B}+\overline{AC}$: $\overline{AC}$는 AB=01, C=0 칸도 1로 만들지만 그 칸은 0이다.
$\bar{A}B+\bar{A}\bar{B}+A\bar{C}$: $\bar{A}B$는 0인 AB=01 열을 포함하고, AB=10, C=1 칸의 1을 덮지 못한다.
$B+A\bar{C}$: $B$는 0이 있는 AB=01 열을 포함하고, AB=00 열의 1을 덮지 못한다.

출력전압은 $-26\,\mathrm{V}$이다.
입력 1011은 그림의 $V_{1}=V_{3}=V_{4}=16\,\mathrm{V}$, $V_{2}=0$에 대응하고, 이상적 연산증폭기의 반전 입력단은 가상접지이다. $V_{2}$ 가지에는 전류가 흐르지 않는다. 각 가지 전류는 다음과 같다.
$I_{1}=\dfrac{16\,\mathrm{V}}{16\,\mathrm{k\Omega}}=1\,\mathrm{mA}$
$I_{3}=\dfrac{16\,\mathrm{V}}{4\,\mathrm{k\Omega}}=4\,\mathrm{mA}$
$I_{4}=\dfrac{16\,\mathrm{V}}{2\,\mathrm{k\Omega}}=8\,\mathrm{mA}$
합계 전류는 $1+4+8=13\,\mathrm{mA}$이고, 이 전류가 궤환저항으로 흐른다.
$V_{0}=-2\,\mathrm{k\Omega}\times 13\,\mathrm{mA}=-26\,\mathrm{V}$
-8 V: 궤환저항에 $4\,\mathrm{mA}$만 흐른 값으로, 나머지 가지 전류가 빠졌다.
-16 V: 궤환저항에 $8\,\mathrm{mA}$만 흐른 값이다.
-24 V: $12\,\mathrm{mA}$에 해당해 $D_{1}$ 가지의 $1\,\mathrm{mA}$가 빠졌다.
-28 V: $14\,\mathrm{mA}$에 해당해 실제 합계와 맞지 않는다.

동작 순서는 000→001→011→111→110→100→001이다.
회로의 입력식은 다음과 같다. 클럭마다 시프트하면서 $Q_{2}$와 $Q_{1}$가 모두 1일 때만 $D_{0}$가 0이 된다.
$D_{0}=\overline{Q_{2}Q_{1}},\;D_{1}=Q_{0},\;D_{2}=Q_{1}$
$Q_{2}Q_{1}Q_{0}$를 차례로 추적한다. 100 상태에서는 $D_{0}=1$, $D_{1}=0$, $D_{2}=0$이므로 다음 상태는 000이 아니라 001이다.
현재 상태
다음 상태
000
001
001
011
011
111
111
110
110
100
100
001
000→001→111→…: 001 다음은 $D_{2}=Q_{1}=0$이므로 111이 될 수 없다.
000→001→011→110→…: 011 다음은 $D_{0}=1$이므로 111이어야 한다.
…→011→111→100→…: 111 다음은 $D_{1}=Q_{0}=1$이므로 110이어야 한다.
…→110→100→000: 100 다음은 $D_{0}=1$이므로 001이어야 한다.

구현되는 논리식은 $Y=\overline{(A+C)B}$이다.
NMOS 풀다운망은 B 트랜지스터에 A와 C의 병렬 조합이 직렬로 연결되어 있어, $(A+C)B=1$일 때 출력이 접지로 내려간다.
PMOS 풀업망은 그 쌍대 구조로 A와 C의 직렬 경로에 B가 병렬이다. 따라서 $\bar{A}\bar{C}+\bar{B}=1$일 때 출력이 $V_{DD}$로 올라가며, 이 식은 풀다운 조건의 보수와 같다.
$\overline{(A+C)}\,\bar{B}$: 풀업 경로가 AND로 묶인 식으로, B=0이면 A와 C에 무관하게 켜지는 PMOS 경로를 반영하지 못한다.
$\bar{A}\bar{C}+B$: B의 보수가 빠져 있어 B=1일 때 출력이 1이 되지만, 회로의 B 쪽 PMOS는 B=0일 때 켜진다.
$\overline{AC}+\bar{B}$: A와 C를 직렬 NMOS로 본 식이지만 풀다운망에서 둘은 병렬이다.
$(\bar{A}+\bar{C})\bar{B}$: A=C=0이고 B=1이면 이 식은 0이지만 NMOS 경로가 끊겨 있어 그 입력에서 회로 출력은 1이다.

펄스 반복주파수는 100 kHz, 듀티 사이클은 10 %, 평균값은 1.5 V이다.
주기가 $10\,\mathrm{\mu s}$, 펄스폭이 $1\,\mathrm{\mu s}$이다.
$f=\dfrac{1}{10\,\mathrm{\mu s}}=100\,\mathrm{kHz}$
$D=\dfrac{1\,\mathrm{\mu s}}{10\,\mathrm{\mu s}}\times 100=10\,\%$
평균값은 기저 레벨 1 V에 진폭 5 V의 듀티 비율만큼을 더한다.
$V_{avg}=1+(6-1)\times 0.1=1.5\,\mathrm{V}$
100 / 90 / 0.5: 듀티 사이클은 High 구간 기준이라 10 %이고, 평균값도 기저 레벨을 빠뜨린 값이다.
100 / 10 / 0.5: 주파수와 듀티는 맞지만 평균값에서 1 V 기저 레벨을 빠뜨렸다.
1000 / 10 / 0.5: 주기를 $1\,\mathrm{\mu s}$로 잘못 잡았고 평균값도 틀렸다.
1000 / 90 / 1.5: 평균값만 맞고 주파수와 듀티 사이클이 모두 틀렸다.

두 정전용량의 관계는 $C_{a}=\dfrac{3}{4}C_{b}$이다.
$\epsilon_{r1}=\epsilon_{r}$, $\epsilon_{r2}=3\epsilon_{r}$로 두고 $k=\dfrac{\epsilon_{0}\epsilon_{r}w^{2}}{d}$라 하자. 그림 (a)는 두께 $d/2$인 두 유전체의 직렬 연결이다.
$C_{1}=2k,\;C_{2}=6k$
$C_{a}=\dfrac{2k\times 6k}{2k+6k}=\dfrac{3}{2}k$
그림 (b)는 면적이 $\dfrac{w^{2}}{2}$씩인 두 유전체의 병렬 연결이다.
$C_{b}=\dfrac{1}{2}k+\dfrac{3}{2}k=2k$
$\dfrac{C_{a}}{C_{b}}=\dfrac{3/2}{2}=\dfrac{3}{4}$
$C_{a}=\dfrac{3}{2}C_{b}$: $C_{a}$의 계수 $\dfrac{3}{2}$을 그대로 비로 쓴 값이다.
$C_{a}=C_{b}$: 직렬과 병렬의 합성 결과가 달라 같을 수 없다.
$C_{a}=\dfrac{2}{3}C_{b}$: 계산한 비 $\dfrac{3}{4}$보다 작다.
$C_{a}=\dfrac{1}{3}C_{b}$: 비유전율의 비를 그대로 쓴 값으로, 유전체의 배치가 반영되지 않았다.

옴의 법칙을 점(미분) 형태로 쓴 식은 $\vec{J}=\sigma\vec{E}$이다.
도체 안의 한 점에서 전류밀도는 전기장의 세기에 비례하고, 그 비례상수가 도전율 $\sigma$이다. 이 식을 길이와 단면적이 일정한 도체에 적용하면 익숙한 $V=IR$이 된다.
$\vec{E}=-\nabla V$는 전위와 전기장의 관계식이다.
$\nabla\bullet\vec{D}=\rho$는 미분형 가우스 법칙이다.
$\vec{F}=q\vec{E}$는 전하가 전기장에서 받는 힘(쿨롱 힘)의 식이다.
$\vec{B}=\mu\vec{H}$는 자성체의 자속밀도와 자기장 세기의 관계식이다.

고온에서 쓸 수 없는 이유는 진성캐리어 농도가 크게 증가해 반도체 특성을 잃기 때문이다.
진성캐리어 농도 $n_i$는 온도에 따라 지수적으로 증가한다. $n_i$가 도핑 농도에 가까워지거나 넘어서면 도핑으로 정한 N형·P형 성질이 사라져 진성 반도체처럼 동작하고, PN 접합의 정류·스위칭 기능도 유지되지 않는다.
격자산란이 심해지면 이동도가 줄어들 뿐, 반도체 특성 자체가 사라지지는 않는다.
온도가 오르면 캐리어가 늘어 전류는 오히려 증가하므로, 전류가 거의 흐르지 않게 된다는 설명은 틀렸다.
실리콘의 녹는점은 이 온도보다 훨씬 높으므로 녹는점 도달은 이유가 될 수 없다.
온도가 높을수록 불순물 원자의 이온화는 오히려 잘 일어나므로, 불순물 이온의 비활성화는 원인이 아니다.

맞지 않는 설명은 포토레지스트를 칩 내부의 저항 형성 소재로 본 것이다.
포토레지스트는 포토리소그래피 공정에서 패턴을 옮기기 위해 잠시 도포하는 감광성 재료이며, 식각이나 이온주입 뒤에는 제거된다. 이름의 resist는 식각 등에 저항한다는 뜻으로, 전기저항과는 관계가 없다.
미세패턴 형성에 쓰는 감광액이라는 설명은 옳다.
빛에 대한 감응 특성에 따라 네거티브형과 포지티브형으로 나눈다는 설명은 옳다. 노광부가 남으면 네거티브형, 노광부가 제거되면 포지티브형이다.
반응에 따른 물성 변화, 특히 현상액에 대한 용해성 변화를 이용한다는 설명은 옳다.
광이나 전자선에 의해 화학 반응하는 고분자 화합물이라는 설명은 옳다.

값을 전압버퍼 입력·출력, 전류버퍼 입력·출력 순으로 쓰면 ∞ / 0 / 0 / ∞이다.
전압버퍼는 앞단의 전압을 강하 없이 받기 위해 입력저항이 무한대이고, 뒷단에 전압을 그대로 전하기 위해 출력저항이 0이다.
전류버퍼는 앞단의 전류를 모두 받기 위해 입력저항이 0이고, 뒷단에 전류를 그대로 흘리기 위해 출력저항이 무한대이다.
∞ / ∞ / 0 / 0은 전압버퍼의 출력저항이 무한대이고 전류버퍼의 출력저항이 0이어서 두 버퍼의 출력 조건이 모두 틀렸다.
0 / 0 / ∞ / ∞는 두 버퍼의 입력저항 조건이 모두 뒤바뀌었다.
∞ / 0 / ∞ / 0은 전압버퍼는 맞지만 전류버퍼를 전압버퍼와 같게 놓아 틀렸다.
0 / ∞ / ∞ / 0은 전압버퍼와 전류버퍼의 조건을 서로 맞바꾼 값이다.

특징과 응용이 모두 옳은 것은 제너 다이오드(ㄱ)와 버랙터(ㄴ)이다.
제너 다이오드는 항복영역에서 전압이 거의 일정하므로 전압조정기에 쓴다. 버랙터는 역바이어스 전압으로 공핍층 정전용량이 변하는 가변커패시터로 동작해 튜너에 쓴다.
터널 다이오드(ㄷ): 부성저항 특성은 맞지만, 주된 응용은 가변저항이 아니라 고주파 발진기이다.
발광 다이오드(ㄹ): 광전효과가 아니라 전자-정공 재결합으로 빛을 내는 전기발광을 이용하고, 저주파 발진기로 쓰지 않는다.
쇼트키 다이오드(ㅁ): 금속-반도체 접합으로 스위칭이 빠른 소자이며, 전류제어 저항이 아니라 고속·고주파 정류에 쓴다.
틀린 ㄷ·ㄹ·ㅁ이 하나라도 들어간 조합을 지우면 ㄱ, ㄴ 조합만 남는다.

$R_{x}$의 소비전력은 $1.0\,\mathrm{W}$이다.
전류계 전류가 0이면 브리지 평형 상태이므로 마주 보는 저항의 곱이 같다.
$100\times R_{x}=500\times 5$
$R_{x}=25\,\mathrm{\Omega}$
가운데 가지에 전류가 없으므로 오른쪽 가지는 500 Ω과 $R_{x}$의 단순 직렬이다.
$I=\dfrac{105\,\mathrm{V}}{500\,\mathrm{\Omega}+25\,\mathrm{\Omega}}=0.2\,\mathrm{A}$
$P=I^{2}R_{x}=0.2^{2}\times 25=1\,\mathrm{W}$
2.5 W: 평형 조건과 오른쪽 가지 전류로 구한 전력의 2.5배이다.
3.0 W: $R_{x}=25\,\mathrm{\Omega}$에 흐르는 $0.2\,\mathrm{A}$로 얻을 수 없는 값이다.
4.5 W: 위 계산 결과의 4.5배로, 평형 조건과 맞지 않는다.
5.0 W: 전압 $5\,\mathrm{V}$에 전류 $1\,\mathrm{A}$가 걸릴 때의 값으로, 실제 전류는 $0.2\,\mathrm{A}$이다.

최대전력 조건은 권선비 $N_{1}:N_{2}=3:1$, $X_{L}=1\,\mathrm{\Omega}$이다.
전원측에서 본 부하 임피던스가 전원 임피던스의 켤레복소수와 같을 때 최대전력이 전달된다. 전원측 권선을 $N_{1}$로 두면 부하를 전원측으로 환산한 값은 다음과 같다.
$Z_{L}^{\prime}=\left(\dfrac{N_{1}}{N_{2}}\right)^{2}(2+jX_{L})$
이 값이 $18+j9$와 같아야 한다.
$\left(\dfrac{N_{1}}{N_{2}}\right)^{2}\times 2=18$
$\dfrac{N_{1}}{N_{2}}=3$
$9X_{L}=9$
$X_{L}=1\,\mathrm{\Omega}$
$N_{1}:N_{2}=1:3$, $X_{L}=1$: 저항 환산값이 $\dfrac{2}{9}$ Ω이 되어 18 Ω과 맞지 않는다.
$N_{1}:N_{2}=3:1$, $X_{L}=-1$: 환산 리액턴스가 -9 Ω이 되어 전원측 리액턴스와 상쇄되지 않고 더해진다.
$N_{1}:N_{2}=1:3$, $X_{L}=-1$: 권선비와 리액턴스 부호가 모두 조건과 어긋난다.
$N_{1}:N_{2}=2:1$, $X_{L}=0$: 환산 저항이 8 Ω이고 리액턴스도 상쇄되지 않는다.

출력전압은 $7\,\mathrm{V}$이다.
비반전 입력에는 4 kΩ과 8 kΩ의 전압분배 값이 걸린다. 이상적 연산증폭기의 입력 전류는 0이다.
$V_{+}=3\times\dfrac{8}{4+8}=2\,\mathrm{V}$
회로는 궤환저항 5 kΩ, 접지저항 2 kΩ인 비반전 증폭기이다.
$V_{0}=\left(1+\dfrac{5}{2}\right)\times 2=7\,\mathrm{V}$
0 V: 입력이 2 V로 0이 아니므로 출력도 0이 아니다.
2 V: 비반전 입력 전압을 그대로 쓴 값으로 증폭이 빠졌다.
3 V: 전원 전압을 그대로 쓴 값으로 분배와 증폭이 빠졌다.
5 V: 이득을 $\dfrac{5}{2}$로 잡은 반전 증폭기식의 크기로, 비반전 이득의 1이 빠졌다.

$i_{0}$는 $1.5\,\mathrm{A}$, $V_{0}$는 $18\,\mathrm{V}$이다.
전류원에서 본 합성저항을 구한다. 3 Ω과 6 Ω은 병렬로 2 Ω이고, 2 Ω이 직렬로 더해져 4 Ω이며, 이것이 다시 4 Ω과 병렬이다.
$R_{eq}=\dfrac{4\times 4}{4+4}=2\,\mathrm{\Omega}$
$V_{0}=9\times 2=18\,\mathrm{V}$
9 A는 양쪽 4 Ω 가지로 4.5 A씩 나뉜다. 왼쪽 가지의 2 Ω(3 Ω∥6 Ω 합성값)에 걸리는 전압으로 $i_{0}$를 구한다.
$V=4.5\times 2=9\,\mathrm{V}$
$i_{0}=\dfrac{9\,\mathrm{V}}{6\,\mathrm{\Omega}}=1.5\,\mathrm{A}$
$i_{0}=1.5$, $V_{0}=9$: $9\,\mathrm{V}$는 6 Ω 양단 전압이지 $V_{0}$가 아니다.
$i_{0}=3$, $V_{0}=9$: $3\,\mathrm{A}$는 3 Ω 쪽 전류이고, 전압도 6 Ω 양단 값이다.
$i_{0}=3$, $V_{0}=18$: 전압은 맞지만 전류 분배가 뒤바뀌었다. 큰 저항인 6 Ω에는 작은 전류가 흐른다.
$i_{0}=1.5$, $V_{0}=12$: 합성저항이 2 Ω이므로 $V_{0}$는 $12\,\mathrm{V}$가 될 수 없다.

클램퍼회로는 신호의 파형 모양을 바꾸지 않고 특정 DC 전압만큼 이동시키는 회로이다.
커패시터와 다이오드로 구성하며, 커패시터에 충전된 전압이 입력에 직류 성분으로 더해져 파형 전체가 위나 아래로 이동한다. 그래서 직류 레벨 시프터 또는 직류 재생 회로라고도 부른다.
한쪽 반주기만 통과시키고 반대쪽을 차단하는 것은 반파 정류회로의 기능이다.
음의 반주기를 양으로 반전시켜 양의 반주기와 함께 출력하는 것은 전파 정류회로의 기능이다.
교류 신호의 진폭을 미리 정한 레벨로 제한하는 것은 클리퍼(리미터)회로의 기능이다.
과도한 신호로 인한 오동작이나 소자 파괴를 막는 것은 진폭을 잘라 내는 클리퍼(리미터)의 보호 용도이다.

출력은 0에서 시작해 음의 방향으로 지수적으로 내려가며 일정값에 수렴하는 곡선이다.
회로는 궤환 경로에 저항과 커패시터가 병렬인 반전 손실 적분기이다. $t=0$에서 커패시터 전압이 0이므로 출력도 0에서 출발한다.
충분한 시간이 지나면 커패시터는 개방으로 볼 수 있어 회로는 반전 증폭기가 된다.
$V_{0}(\infty)=-\dfrac{100\,\mathrm{k\Omega}}{4\,\mathrm{k\Omega}}\times 4\,\mathrm{mV}=-100\,\mathrm{mV}$
$\tau=100\,\mathrm{k\Omega}\times 1\,\mathrm{\mu F}=0.1\,\mathrm{s}$
$V_{0}(t)=-100\left(1-e^{-t/0.1}\right)\,\mathrm{mV}$
양의 값에서 0으로 감쇠하는 곡선: 초기값이 0이어야 하고, 입력이 양이라 출력은 음이다.
0에서 양의 방향으로 포화하는 곡선: 반전 입력으로 들어가므로 부호가 반대이다.
음의 값에서 0으로 회복하는 곡선: 초기값이 0이어야 하고, 최종값은 $-100\,\mathrm{mV}$이다.
0에서 양의 방향으로 계속 커지는 곡선: 부호가 반대이고, 궤환저항 때문에 발산하지 않고 수렴한다.

$R_{L}$의 전력이 최대가 되는 값은 $3\,\mathrm{\Omega}$이다.
최대전력은 $R_{L}$이 단자 a-b에서 본 테브난 등가저항과 같을 때 전달된다. 등가저항을 구할 때는 독립전원 10 V를 단락한다.
전압원을 단락하면 10 Ω 양단 전압이 0이므로 $i_{x}=0$이고, 종속전류원 $2i_{x}$도 0이 되어 개방으로 바뀐다. 단자에서 보이는 저항은 3 Ω뿐이고, 10 Ω은 단락된 전압원과 병렬이라 영향을 주지 않는다.
$R_{th}=3\,\mathrm{\Omega}$
1 Ω: 종속전원이 저항을 줄인 것으로 본 값이지만, $i_{x}=0$이라 3 Ω은 그대로이다.
2 Ω: 10 Ω은 단락된 전압원과 병렬이라 합성에 참여하지 않으며, 단자에서 보이는 저항은 3 Ω이다.
6 Ω: 3 Ω에 종속전원 계수 2를 곱한 값으로, $i_{x}=0$이라 영향이 없다.
9 Ω: 종속전원 전류가 3 Ω 전류에 더해진다고 본 값이지만, 등가저항을 구할 때 종속전원은 개방이다.

동작점을 구하는 그래프는 (ㄱ)이다.
직렬회로이므로 두 소자의 전류가 같고 전압의 합이 10 V이다.
$i_{B}=i_{C}$
$V_{B}=10-V_{C}$
따라서 가로축을 $V_{C}$로 잡으면 B의 특성은 $V_{C}=10$에서 전류 0이고 $V_{C}=0$에서 최대인 우하향 직선(부하선)이 된다. 이 직선과 C의 원래 특성곡선의 교점이 동작점이다.
(ㄴ): 직선은 B의 원래 특성이고 C의 곡선을 뒤집었으므로 가로축이 $V_{B}$이다. 교점에서 읽히는 값이 $V_{C}$가 아니다.
(ㄷ): 두 특성을 뒤집지 않고 겹친 것으로, 두 소자의 전압이 같은 병렬 연결에 해당한다.
(ㄹ): 두 특성을 모두 뒤집어 그려, C의 원래 특성곡선이 그래프에 없다.
부하선해석법을 쓸 수 없다는 설명: 부하선해석법은 식으로 풀기 어려운 비선형소자 회로를 그래프로 푸는 대표적 방법이다.

(a)는 포화 영역, (b)는 선형 영역에서 동작한다.
NMOSFET은 $V_{GS}\gt V_{T}$에서 켜지고, $V_{DS}\geq V_{GS}-V_{T}$이면 포화, $V_{DS}\lt V_{GS}-V_{T}$이면 선형이다. 두 회로 모두 소스가 접지되어 있다.
(a) $V_{GS}-V_{T}=2-1=1\,\mathrm{V}$이고 $V_{DS}=2\,\mathrm{V}$로 더 크므로 포화이다.
(b) $V_{GS}-V_{T}=3-1=2\,\mathrm{V}$이고 $V_{DS}=1.5\,\mathrm{V}$로 더 작으므로 선형이다.
선형, 선형: (a)의 $V_{DS}$가 $V_{GS}-V_{T}$보다 커서 선형이 아니다.
선형, 포화: 두 회로의 영역이 뒤바뀌었다.
포화, 포화: (b)의 $V_{DS}$가 $V_{GS}-V_{T}$보다 작아 포화가 아니다.
차단, 선형: (a)의 $V_{GS}$가 문턱전압보다 커서 차단이 아니다.