다음 연산증폭기를 이용하여 구현한 4bit 디지털-아날로그 변환기(DA… | [국회직 9급 전자공학개론] 19년 1회차 기출문제 상세 페이지

출력전압은 $-26\,\mathrm{V}$이다.
입력 1011은 그림의 $V_{1}=V_{3}=V_{4}=16\,\mathrm{V}$, $V_{2}=0$에 대응하고, 이상적 연산증폭기의 반전 입력단은 가상접지이다. $V_{2}$ 가지에는 전류가 흐르지 않는다. 각 가지 전류는 다음과 같다.
$I_{1}=\dfrac{16\,\mathrm{V}}{16\,\mathrm{k\Omega}}=1\,\mathrm{mA}$
$I_{3}=\dfrac{16\,\mathrm{V}}{4\,\mathrm{k\Omega}}=4\,\mathrm{mA}$
$I_{4}=\dfrac{16\,\mathrm{V}}{2\,\mathrm{k\Omega}}=8\,\mathrm{mA}$
합계 전류는 $1+4+8=13\,\mathrm{mA}$이고, 이 전류가 궤환저항으로 흐른다.
$V_{0}=-2\,\mathrm{k\Omega}\times 13\,\mathrm{mA}=-26\,\mathrm{V}$
-8 V: 궤환저항에 $4\,\mathrm{mA}$만 흐른 값으로, 나머지 가지 전류가 빠졌다.
-16 V: 궤환저항에 $8\,\mathrm{mA}$만 흐른 값이다.
-24 V: $12\,\mathrm{mA}$에 해당해 $D_{1}$ 가지의 $1\,\mathrm{mA}$가 빠졌다.
-28 V: $14\,\mathrm{mA}$에 해당해 실제 합계와 맞지 않는다.