다음 연산증폭기 회로에서 출력전압 V0의 그래프 형태로 옳은 것은? (… | [국회직 9급 전자공학개론] 19년 1회차 기출문제 상세 페이지
1[국회직 9급 전자공학개론] 19년 1회차
다음 연산증폭기 회로에서 출력전압 V0의 그래프 형태로 옳은 것은? (단, 연산증폭기는 이상적이라고 가정하고, 커패시터의 전압 Vc의 초기값은 0V라고 가정한다.)
1
2
3
4
5
해설
출력은 0에서 시작해 음의 방향으로 지수적으로 내려가며 일정값에 수렴하는 곡선이다.
회로는 궤환 경로에 저항과 커패시터가 병렬인 반전 손실 적분기이다. 에서 커패시터 전압이 0이므로 출력도 0에서 출발한다.
충분한 시간이 지나면 커패시터는 개방으로 볼 수 있어 회로는 반전 증폭기가 된다.
- 양의 값에서 0으로 감쇠하는 곡선: 초기값이 0이어야 하고, 입력이 양이라 출력은 음이다.
- 0에서 양의 방향으로 포화하는 곡선: 반전 입력으로 들어가므로 부호가 반대이다.
- 음의 값에서 0으로 회복하는 곡선: 초기값이 0이어야 하고, 최종값은 이다.
- 0에서 양의 방향으로 계속 커지는 곡선: 부호가 반대이고, 궤환저항 때문에 발산하지 않고 수렴한다.
오류나 개정된 내용이 보이면 알려주세요





