[7급 국가직 전자회로] 22년 1회차 기출문제 정답·해설 페이지

음성 대역 1~10 kHz 를 1 MHz 반송파로 AM 변조하면 출력에는 반송파와 상·하측파대만 나타나므로, 반송파에서 0.1 kHz 떨어진 1000.1 kHz 성분은 생기지 않는다.
측파대 주파수는 $f_c \pm f_m$ 이다.
하측파대: $1000 - (1 \sim 10) = 990 \sim 999\,\mathrm{kHz}$
상측파대: $1000 + (1 \sim 10) = 1001 \sim 1010\,\mathrm{kHz}$
990.1 kHz: 9.9 kHz 성분의 하측파로 하측파대 안에 있다.
995 kHz: 5 kHz 성분의 하측파로 나타난다.
1005 kHz: 5 kHz 성분의 상측파로 나타난다.
1000.1 kHz 가 되려면 0.1 kHz 신호 성분이 있어야 하는데, 입력은 1 kHz 이상이므로 999~1001 kHz 사이는 반송파를 빼고 비어 있다.

PCM 변조 순서는 표본화 → 양자화 → 부호화이다.
시간축에서 일정 간격으로 값을 뽑고(표본화), 그 진폭을 유한한 레벨로 근사한 뒤(양자화), 각 레벨을 2진 부호로 바꾼다(부호화). 앞 단계의 결과가 다음 단계의 입력이므로 순서는 바뀔 수 없다.
표본화 뒤 바로 부호화하는 순서: 연속 진폭을 그대로 유한 비트로 부호화할 수 없어 양자화가 먼저 필요하다.
양자화를 표본화보다 먼저 두는 순서: 진폭 이산화는 표본값에 대해 수행하므로 표본화가 먼저다.
부호화로 시작하는 순서: 부호화는 양자화된 레벨을 대상으로 하는 마지막 단계다.

그림의 회로는 고역통과(첫 단)와 저역통과(둘째 단)를 이은 대역통과 필터이므로, 하한 차단주파수에서 $C_1$을, 상한 차단주파수에서 $C_2$를 구하면 $C_1 = 1\,\mu\mathrm{F}$, $C_2 = 0.5\,\mu\mathrm{F}$이다.
하한 차단: $f_L = \dfrac{1}{2\pi R_1 C_1} = \dfrac{1}{2\pi}\,\mathrm{kHz}$
→ $R_1 C_1 = 10^{-3}\,\mathrm{s}$ → $C_1 = \dfrac{10^{-3}}{10^{3}} = 1\,\mu\mathrm{F}$
상한 차단: $f_H = \dfrac{1}{2\pi R_4 C_2} = \dfrac{1}{\pi}\,\mathrm{kHz}$
→ $R_4 C_2 = 0.5\times10^{-3}\,\mathrm{s}$ → $C_2 = 0.5\,\mu\mathrm{F}$
$C_1 = 0.5$, $C_2 = 1$: 두 값을 서로 뒤바꾼 것으로, 하한 차단이 $\tfrac{1}{\pi}$ kHz가 되어 그래프와 맞지 않는다.
$C_1 = 1$, $C_2 = 2$: 상한 차단이 $\tfrac{1}{4\pi}$ kHz로 하한보다 낮아져 통과대역이 생기지 않는다.
$C_1 = 2$, $C_2 = 1$: 하한 차단이 $\tfrac{1}{4\pi}$ kHz, 상한 차단이 $\tfrac{1}{2\pi}$ kHz로 둘 다 그래프 값의 절반이다.
연산증폭기 단의 이득($1+R_2/R_3 = 2$, $1+R_6/R_5 = 2$)은 통과대역 크기만 정하고 차단주파수에는 영향을 주지 않는다.

그림은 다이오드 1개의 반파 정류 회로이므로 직류(평균) 부하 전압은 $V_m/\pi = 100\,\mathrm{V}$, 직류 부하 전류는 $5\,\mathrm{A}$이다.
반파 정류 평균값: $V_{R_L} = \dfrac{V_m}{\pi} = \dfrac{100\pi}{\pi} = 100\,\mathrm{V}$
직류 전류: $I_{R_L} = \dfrac{100}{20} = 5\,\mathrm{A}$
$100\pi$, $5\pi$: 최댓값을 그대로 쓴 값으로 평균(직류)값이 아니다.
$\tfrac{100}{\sqrt{2}}$, $\tfrac{5}{\sqrt{2}}$: 평균도 실효값도 아닌 값이다.
$\tfrac{100\pi}{\sqrt{2}}$, $\tfrac{5\pi}{\sqrt{2}}$: 정현파 전체의 실효값으로, 반파 정류 출력의 직류 성분과 다르다.

FM 은 진폭이 일정하므로 변조된 신호의 전력은 메시지 신호와 무관하다. 따라서 전력이 메시지와 관계있다는 설명이 옳지 않다.
FM 신호 $A_c\cos(\omega_c t + \beta\sin\omega_m t)$ 의 평균 전력은 $\dfrac{A_c^2}{2}$ 로 고정된다. 반면 AM 은 측파대 전력이 변조도에 따라 달라진다.
잡음 성능 향상: 진폭 잡음을 리미터로 제거할 수 있고 넓은 대역폭으로 S/N 이 개선된다.
VHF 통신에 적합: 넓은 점유 대역폭이 필요해 높은 주파수대에서 쓴다.
메시지 진폭에 따라 반송파 주파수 변화: FM 의 정의 그대로다.

옳은 것은 C급의 고효율(ㄷ)과 AB급의 교차 일그러짐 해결(ㄹ)이다.
C급은 차단점 아래에 바이어스되어 반주기보다 짧게 도통하므로 효율이 100 % 에 근접하고, AB급은 약간의 순방향 바이어스로 두 트랜지스터의 불감대를 없앤다.
ㄱ(틀림): A급은 저항 부하 25 %, 변압기 결합 50 % 가 이론 최대효율이며, 75 % 는 A급의 값이 아니다.
ㄴ(틀림): B급은 정확히 반주기 동안만 전류가 흐른다. 반주기보다 길게 흐르는 것은 AB급의 특징이다.

그림은 커패시터 필터가 붙은 브리지 전파 정류 회로이며, 리플 전압은 $V_r \approx \dfrac{V_m}{2fR_LC}$이므로 C가 커질수록 리플이 작아진다.
방전 시정수 $\tau = R_L C$가 클수록 다음 충전까지 전압이 덜 떨어진다.
입력보다 0.7 V 작다는 설명: 브리지에서는 매 반주기 다이오드 2개가 직렬로 도통하므로 피크 기준 약 1.4 V가 떨어진다.
반파정류기보다 리플이 크다는 설명: 전파 정류는 충전 주기가 반파의 절반이라 리플이 더 작다.
$R_L$이 작아질수록 방전이 천천히 일어난다는 설명: $R_L$이 작으면 시정수 $R_L C$가 작아져 방전이 더 빨라진다.

제너 다이오드에 걸리는 무부하 분압 전압이 10 V를 넘으므로 제너가 항복 상태로 동작해 출력 정전압은 약 10 V이다.
2차 전압: $V_s = \dfrac{222}{10} = 22.2\,\mathrm{V_{rms}}$, 최댓값 $22.2\sqrt{2} \approx 31.4\,\mathrm{V}$
브리지 다이오드 2개 강하 후 커패시터 전압 $\approx 31.4 - 1.4 = 30\,\mathrm{V}$
제너를 떼었을 때 부하 전압: $30 \times \dfrac{200}{250+200} \approx 13.3\,\mathrm{V} \gt  10\,\mathrm{V}$
→ 제너가 도통하여 $V_o = V_Z = 10\,\mathrm{V}$
9 V: 제너 항복 전압보다 낮은 값으로, 제너가 정상 조정 중이면 나올 수 없다.
11 V, 12 V: 제너가 10 V로 고정하므로 그보다 높아질 수 없다.

$V_{DS}$가 핀치오프 전압 $V_P$에 이르면 드레인 쪽 공핍층이 맞닿아 채널 폭이 감소(핀치오프)하므로, 그 이상에서는 전류가 $I_{DSS}$로 포화된다.
$V_{DS}$를 더 올려도 늘어난 전압은 핀치오프 영역에 걸릴 뿐 채널 전류는 거의 일정하다.
공핍 영역의 감소: $V_{DS}$가 커지면 게이트-채널 역바이어스가 커져 공핍 영역은 오히려 넓어진다.
매우 낮은 전류 밀도: 좁아진 채널을 전류가 지나므로 전류 밀도는 오히려 높다.
저항영역 동작: 저항(옴) 영역은 $V_P$ 이하 구간이며, 포화 구간과 반대이다.

전압이득 11에서 $R = 1\,\mathrm{k\Omega}$를 구하면 차단주파수는 $\dfrac{1}{2\pi}\,\mathrm{kHz}$이다.
비반전 증폭 이득: $A_V = 1 + \dfrac{10\,\mathrm{k\Omega}}{R} = 11$ → $R = 1\,\mathrm{k\Omega}$
입력 RC 저역통과 차단주파수: $f_c = \dfrac{1}{2\pi RC} = \dfrac{1}{2\pi \times 10^{3} \times 10^{-6}} = \dfrac{10^{3}}{2\pi}\,\mathrm{Hz} = \dfrac{1}{2\pi}\,\mathrm{kHz}$
$\tfrac{1}{\pi}$: $R$을 $0.5\,\mathrm{k\Omega}$로 잘못 잡은 값이다.
$\pi$, $2\pi$: 공식의 $2\pi$를 분자로 올리는 등 역수 관계를 혼동한 값이다.

T 플립플롭 하나는 주파수를 1/2 로 나누므로, 4단 직렬이면 1/16 로 분주되어 출력은 50 MHz 이다.
$f_{out} = \dfrac{f_{in}}{2^n}$
$= \dfrac{800}{2^4} = \dfrac{800}{16}$
$= 50\,\mathrm{MHz}$
25 MHz: 5단(1/32)일 때의 값이다.
100 MHz: 3단(1/8)일 때의 값이다.
200 MHz: 2단(1/4)일 때의 값이다.

첫 단 반전증폭기 출력은 $-1\,\mathrm{V}$이고, 둘째 단 반전 가산기에서 $V_o = -2\,\mathrm{V}$이다.
첫 단: $V_1 = -\dfrac{1\,\mathrm{k}}{2\,\mathrm{k}} \times 2 = -1\,\mathrm{V}$
둘째 단: $V_o = -\left(\dfrac{2\,\mathrm{k}}{2\,\mathrm{k}} V_1 + \dfrac{2\,\mathrm{k}}{2\,\mathrm{k}} \times 3\right) = -(-1 + 3) = -2\,\mathrm{V}$
$-3$: 첫 단 출력을 빼고 3 V 입력만 반전한 값이다.
2: 가산기의 부호 반전을 빠뜨린 값이다.
4: 첫 단 출력 부호를 양으로 잡고 단순 합산한 값이다.

위쪽 경로는 A, B의 OR 결과를 C와 AND하고, 아래쪽 경로는 C의 반전과 D를 AND한 뒤 두 결과를 OR하므로 $\mathrm{F = (A+B)C + \overline{C}D}$이다.
위 AND 게이트 출력 $\mathrm{(A+B)C}$, 아래 AND 게이트 출력 $\mathrm{\overline{C}D}$를 마지막 OR가 합친다.
$\mathrm{AB+\overline{C}D}$: 첫 게이트를 AND로 보고 C 입력을 빠뜨린 식이다.
$\mathrm{AB+C+\overline{C}D}$: C가 독립 항으로 OR되는 경로는 회로에 없다.
$\mathrm{A+BC+\overline{C}D}$: C는 A, B의 OR 결과 전체와 AND되므로 A만 따로 남지 않는다.

이득-대역폭 곱(GBW)이 일정하므로 폐루프 이득을 100 으로 낮추면 대역폭은 100 MHz 로 넓어진다.
$GBW = 1000 \times 10\,\mathrm{MHz} = 10^4\,\mathrm{MHz}$
$BW_{CL} = \dfrac{10^4}{100} = 100\,\mathrm{MHz}$
1 MHz: 대역폭이 오히려 줄어든 값으로, 이득을 낮추면 대역폭이 넓어진다는 관계와 반대다.
10 MHz: 개방루프 대역폭을 그대로 둔 값이다.
1,000 MHz: 폐루프 이득 10 일 때의 대역폭이다.

분배법칙으로 전개하면 F = A 로 간략화된다.
$(A+B)(A+\overline{B}) = A + B\overline{B}$
$B\overline{B} = 0$ 이므로 $F = A + 0 = A$
$A\overline{B}$: A=1, B=1 이면 원식은 1 인데 이 식은 0 이 되어 맞지 않는다.
$A+B$: A=0, B=1 이면 원식은 $(1)(0)=0$ 인데 이 식은 1 이다.
$A+\overline{B}$: A=0, B=0 이면 원식은 $(0)(1)=0$ 인데 이 식은 1 이다.
합의 곱에서 공통 변수 A 를 분배법칙으로 묶어낸 뒤 보원 법칙($B\overline{B}=0$)으로 남는 항을 없애는 전형이다.

CMOS 논리에서 출력은 풀다운(NMOS) 회로망 논리의 반전이며, 풀다운이 $\mathrm{M_{NA}}$와 [$\mathrm{M_{NB}}$ ∥ ($\mathrm{M_{NC}}$–$\mathrm{M_{ND}}$ 직렬)]의 직렬이므로 $\mathrm{Y = \overline{A(B+CD)}}$이다.
NMOS 직렬 = AND, 병렬 = OR → 풀다운 조건 $\mathrm{A(B+CD)}$.
PMOS 망은 그 쌍대($\mathrm{M_{PA}}$ 병렬, $\mathrm{M_{PB}}$와 [$\mathrm{M_{PC}}$∥$\mathrm{M_{PD}}$] 직렬)로 구성이 일치한다.
$\mathrm{\overline{A}+B\overline{CD}}$: 드모르간 전개 시 B도 반전되어야 하므로($\mathrm{\overline{A}+\overline{B}\,\overline{CD}}$) 같지 않다.
$\mathrm{A+\overline{B}CD}$: A=0이면 $\mathrm{M_{PA}}$가 켜져 출력이 항상 1이어야 하는데, 이 식은 A=0, B=1에서 0이 되어 회로와 맞지 않는다.
$\mathrm{A+\overline{B+CD}}$: A=1, B=1이면 풀다운이 도통해 출력이 0인데, 이 식은 1이 되어 회로 동작과 반대이다.

제너 항복은 고농도 도핑으로 공핍층이 얇을 때 낮은 역방향 전압에서 일어나므로, 저농도·고전압이라는 설명이 옳지 않다.
얇은 공핍층에 강한 전계가 걸려 전자가 터널링하는 것이 제너 항복이고, 저농도·고전압에서 일어나는 것은 충돌 전리에 의한 애벌런시 항복이다.
제너다이오드의 좁은 공핍층: 고농도 도핑이라 일반 다이오드보다 공핍층이 좁다.
버랙터의 공핍층 확장: 역방향 전압이 커지면 공핍층이 넓어져 접합 용량이 줄어든다.
태양전지에서 p형 영역 전자의 이동: 소수캐리어인 전자는 내부 전계에 의해 n형 쪽으로 이동한다.

양궤환 경로가 L과 C의 병렬 공진 회로로 접지되므로, 공진 시 탱크 임피던스가 무한대가 되어 궤환율이 최대가 되는 $f_0 = \dfrac{1}{2\pi\sqrt{LC}}$에서 발진한다.
비반전 증폭 이득 $1 + R_2/R_1$이 공진 시 궤환 손실을 보상하면 발진 조건이 성립한다.
$\tfrac{1}{\sqrt{LC}}$: 각주파수 $\omega_0$로, 주파수로 바꾸려면 $2\pi$로 나누어야 한다.
$\tfrac{1}{2\pi LC}$: 제곱근이 빠져 차원이 맞지 않는다.
$\tfrac{R}{2\pi\sqrt{LC}}$: 이상적 LC 공진주파수는 저항 $R$과 무관하다.

Flash 메모리는 전력소모가 적으면서 읽기·소거 속도도 빠른 비휘발성 메모리이므로, 동작속도가 느리다는 설명이 옳지 않다.
Flash 는 EEPROM 을 블록 단위로 한꺼번에 지우도록 개선해 소거·기록 속도를 높인 구조다.
EEPROM: 전기적 신호로 내용을 지우고 다시 쓸 수 있다.
RAM: 휘발성이라 전원이 꺼지면 데이터가 사라진다.
UV EPROM: 자외선을 일정 시간 쬐면 저장 전하가 빠져 초기 상태로 지워진다.

p-기판 위의 NMOS($M_1$)와 n-well 속 PMOS($M_2$)를 한 기판에 함께 만든 CMOS 구조이므로, p채널과 n채널을 같은 기판에 제작한 CMOS 소자라는 설명이 옳다.
$M_1$은 n$^{+}$ 소스·드레인으로 NMOS, $M_2$는 p$^{+}$ 소스·드레인으로 PMOS이다.
$M_1$의 포화영역 조건: $V_{DS} \lt  V_{GS} - V_{TN}$는 트라이오드(선형) 영역 조건이고, 포화는 $V_{DS} \ge V_{GS} - V_{TN}$이다.
$M_2$의 소스-바디 연결: 이는 바디 효과를 없애는 조치이며, 채널길이변조는 $V_{DS}$에 의한 현상이다.
Scaling down: 채널길이가 짧아지면 $f_T$는 증가한다.

반전증폭기 뒤에 C 직렬·R 병렬의 3단 RC 회로가 붙은 RC 위상천이 발진기이며, 발진주파수는 $f = \dfrac{1}{2\pi\sqrt{6}\,RC}$이다.
3단 CR 회로가 $180^\circ$ 위상천이를 만드는 주파수가 $\omega = \dfrac{1}{\sqrt{6}RC}$이고, 이때 감쇠율이 $\dfrac{1}{29}$이다.
따라서 이득 $R_f/R = 29$로 루프이득 1이 맞춰진다.
$\tfrac{1}{6\pi RC}$: 위상 조건식의 해와 맞지 않는 값이다.
$\tfrac{1}{2\pi\sqrt{2}RC}$, $\tfrac{1}{2\pi\sqrt{3}RC}$: 3단 CR 회로의 180도 위상 조건에서 나오는 계수 6과 다르다.

차동 입력 $V_i$가 두 게이트에 걸리고 출력을 두 드레인 사이에서 취하는 차동 출력이므로 전압이득은 $g_m R_D$이다.
각 소자 게이트-소스에 $\pm V_i/2$가 걸려 드레인 전압은 $\mp g_m R_D V_i/2$로 변한다.
$V_o = V_{D2} - V_{D1} = \dfrac{g_m R_D V_i}{2} - \left(-\dfrac{g_m R_D V_i}{2}\right) = g_m R_D V_i$
$-g_m R_D$: 출력 극성이 $M_2$ 드레인 쪽이 (+)로 정의되어 있으므로 부호가 반대이다.
$\tfrac{g_m R_D}{2}$: 한쪽 드레인만 취하는 단일 출력의 이득이다.
$-\tfrac{g_m R_D}{2}$: 단일 출력 이득에 극성까지 반대로 잡은 값이다.

공통 소스 증폭기의 전압이득($-g_mR_D$)은 1 에 가까운 공통 드레인(소스 팔로워)보다 크다.
공통 드레인은 전압이득이 1 이하인 대신 출력저항이 $\dfrac{1}{g_m}$ 수준으로 작아 버퍼로 쓰고, 공통 게이트는 입력저항이 $\dfrac{1}{g_m}$ 수준으로 작다.
공통 게이트의 이득이 공통 드레인보다 작다는 설명: 공통 게이트 이득은 $g_mR_D$ 로 1 보다 훨씬 클 수 있다.
공통 게이트의 큰 입력저항: 입력이 소스로 들어가 입력저항이 매우 작다.
공통 드레인의 큰 출력저항: 출력저항이 매우 작아 전압 버퍼로 쓰인다.

$R_E$는 직류에서 부궤환을 걸어 컬렉터 전류 변동을 억제하므로 바이어스 안정화에 도움을 준다.
$I_C$가 늘면 $V_E$가 올라 $V_{BE}$가 줄어들고 $I_C$ 증가가 억제된다.
교류에서는 $C = \infty$인 바이패스 커패시터가 $R_E$를 단락시킨다.
입력저항 증가: 교류에서 $R_E$가 바이패스되므로 입력저항에 영향을 주지 않는다.
출력저항 감소: 출력저항은 컬렉터 측($R_C$)으로 정해지며 $R_E$와 무관하다.
교류 전압이득 감소: 바이패스되어 있으므로 교류 이득을 줄이지 않는다.

그림은 이상적 정전류원으로 바이어스한 이미터 폴로워이며, 전체 전압이득의 입력 분압비는 $R_1 \parallel R_2$가 아니라 트랜지스터 입력을 포함한 $R_i$로 계산해야 하므로 제시된 전체 전압이득 식이 옳지 않다.
올바른 식: $A_v = \dfrac{R_i}{R_S + R_i}\cdot\dfrac{(1+\beta)R_L}{r_\pi + (1+\beta)R_L}$, $R_i = R_1 \parallel R_2 \parallel [r_\pi + (1+\beta)R_L]$
전력이득 ≈ 전류이득: 이미터 폴로워의 전압이득이 약 1이므로 전력이득은 전류이득과 거의 같다.
출력 임피던스 $\dfrac{(R_S \parallel R_1 \parallel R_2) + r_\pi}{1+\beta}$: 정전류원 임피던스가 무한대이므로 이미터에서 본 저항이 그대로 출력 임피던스이다.
입력 임피던스 $R_1 \parallel R_2 \parallel [r_\pi + (1+\beta)R_L]$: 정전류원이 교류 개방이므로 이미터 부하는 $R_L$뿐이고 반사 저항 $(1+\beta)R_L$이 더해진다.