다음 논리회로에서 출력 Y의 논리식으로 옳은 것은? | [7급 국가직 전자회로] 22년 1회차 기출문제 상세 페이지

CMOS 논리에서 출력은 풀다운(NMOS) 회로망 논리의 반전이며, 풀다운이 $\mathrm{M_{NA}}$와 [$\mathrm{M_{NB}}$ ∥ ($\mathrm{M_{NC}}$–$\mathrm{M_{ND}}$ 직렬)]의 직렬이므로 $\mathrm{Y = \overline{A(B+CD)}}$이다.
NMOS 직렬 = AND, 병렬 = OR → 풀다운 조건 $\mathrm{A(B+CD)}$.
PMOS 망은 그 쌍대($\mathrm{M_{PA}}$ 병렬, $\mathrm{M_{PB}}$와 [$\mathrm{M_{PC}}$∥$\mathrm{M_{PD}}$] 직렬)로 구성이 일치한다.
$\mathrm{\overline{A}+B\overline{CD}}$: 드모르간 전개 시 B도 반전되어야 하므로($\mathrm{\overline{A}+\overline{B}\,\overline{CD}}$) 같지 않다.
$\mathrm{A+\overline{B}CD}$: A=0이면 $\mathrm{M_{PA}}$가 켜져 출력이 항상 1이어야 하는데, 이 식은 A=0, B=1에서 0이 되어 회로와 맞지 않는다.
$\mathrm{A+\overline{B+CD}}$: A=1, B=1이면 풀다운이 도통해 출력이 0인데, 이 식은 1이 되어 회로 동작과 반대이다.