[9급 국가직 전자공학개론] 26년 1회차 기출문제 정답·해설 페이지

작은 부하 저항을 구동하는 전압버퍼로는 공통컬렉터증폭기(이미터 팔로워)가 가장 적절하다.
공통컬렉터증폭기는 전압이득이 약 1이면서 입력 임피던스가 크고 출력 임피던스가 매우 작아, 작은 부하가 연결되어도 출력 전압이 거의 떨어지지 않는다.
공통이미터증폭기: 전압이득은 크지만 출력 임피던스가 컬렉터 저항 수준으로 커서 작은 부하를 걸면 이득이 크게 줄어든다.
공통베이스증폭기: 입력 임피던스가 매우 작고 출력 임피던스가 커서 전류버퍼에 적합하며 전압버퍼로는 부적합하다.
캐스코드증폭기: 공통이미터와 공통베이스를 결합해 출력 임피던스가 매우 크므로 고이득·광대역 증폭용이지 작은 부하 구동용 버퍼가 아니다.

10진수 －15의 8비트 2의 보수 표현은 11110001이다.
먼저 +15를 8비트 2진수로 쓰면 00001111이다.
모든 비트를 반전(1의 보수)하면 11110000이다.
여기에 1을 더하면 11110001이 된다.
11110000: 1의 보수 단계에서 멈춘 값으로, 2의 보수로는 －16을 뜻한다.
11110010: 2의 보수로 －14에 해당한다.
11110011: 2의 보수로 －13에 해당한다.

포트 번호로 송·수신 프로세스를 구분해 연결하는 계층은 전송(transport) 계층이다.
전송 계층은 TCP·UDP처럼 종단 간(프로세스 간) 통신을 담당하며, 한 호스트 안의 여러 응용 프로세스를 포트 번호로 식별한다.
세션 계층: 통신 세션의 설정·유지·동기화를 관리할 뿐 포트 번호를 부여하지 않는다.
네트워크 계층: IP 주소로 호스트 간 경로 설정(라우팅)을 담당한다.
데이터링크 계층: MAC 주소로 인접 노드 간 프레임 전송과 오류 제어를 담당한다.

프리엠퍼시스는 고역통과필터, 디엠퍼시스는 저역통과필터이다.
FM에서는 잡음 전력이 고주파 성분일수록 커지므로, 송신단에서 신호의 고주파 성분을 미리 강조하고 수신단에서 같은 만큼 감쇠시켜 원래 주파수 특성을 복원하면서 고역 잡음을 줄인다.
두 필터를 모두 고역통과필터로 두면 수신단에서 강조된 고역이 복원되지 않고 잡음도 더 커진다.
두 필터를 모두 저역통과필터로 두면 고역 성분이 이중으로 깎여 신호가 왜곡된다.
송신단을 저역통과, 수신단을 고역통과로 두면 역할이 뒤바뀌어 고역 잡음이 오히려 강조된다.

출력 전압의 최댓값은 8 V, 최솟값은 0 V이므로 합은 8 V이다.
직렬 전지 3 V가 입력에 더해지므로 다이오드 양극 쪽 전압은 $v_{in}+3$이다. 이 값이 양이면 이상적 다이오드가 도통해 $v_{out}=v_{in}+3$, 음이면 차단되어 $v_{out}=0$이다.
최댓값: $v_{in}=5\,\mathrm{V}$일 때 $v_{out}=5+3=8\,\mathrm{V}$
최솟값: $v_{in}\lt -3\,\mathrm{V}$ 구간에서 다이오드가 차단되어 $v_{out}=0\,\mathrm{V}$
합: $8+0=8\,\mathrm{V}$
합이 음수가 되려면 출력이 음으로 내려가야 하지만, 이상적 다이오드가 차단되면 저항 전류가 0이 되어 출력은 0 아래로 내려가지 않는다.
합이 5라는 값은 전지 전압을 무시하고 반파 정류 최댓값만 본 결과라 맞지 않는다.

진리표를 만족하는 논리식은 $F=\overline{A}+B\overline{C}\,\overline{D}+BCD$이다.
$A=0$인 8개 행은 출력이 모두 1 또는 무관항이므로 무관항을 1로 두면 $\overline{A}$ 하나로 묶인다.
$A=1$인 행에서 출력 1은 $ABCD=1100$과 $1111$뿐이다.
$1100$은 무관항 $0100$과 묶어 $B\overline{C}\,\overline{D}$, $1111$은 무관항 $0111$과 묶어 $BCD$가 된다.
$\overline{A}+\overline{B}C\overline{D}+\overline{B}\,\overline{C}D$: $1010$과 $1001$에서 1이 되는데 진리표 출력은 0이고, $1100$·$1111$은 0이 된다.
$A+B\overline{C}D+BC\overline{D}$: $A=1$인 모든 행을 1로 만들어 출력이 0인 $1000$ 등과 어긋난다.
$A+\overline{B}C\overline{D}+\overline{B}\,\overline{C}D$: 역시 $A=1$인 모든 행을 1로 만들고, 출력이 1인 $0101$·$0110$을 0으로 만든다.

값은 차례로 $i_C(0^+)=-8\,\mathrm{A}$, $v_C(\infty)=0\,\mathrm{V}$, $i_L(\infty)=6\,\mathrm{A}$이다.
스위치가 열린 정상상태에서는 커패시터가 개방되어 루프 전류가 0이고, 인덕터·저항 전압강하도 0이므로 $i_L(0^-)=0$, $v_C(0^-)=24\,\mathrm{V}$이다.
스위치가 닫히면 인덕터와 3 Ω 사이 노드가 접지와 연결된다. 커패시터 전압은 연속이므로
$i_C(0^+)=\dfrac{0-v_C(0^+)}{3}=\dfrac{0-24}{3}=-8\,\mathrm{A}$
충분한 시간 후 커패시터는 3 Ω을 통해 완전히 방전되어 $v_C(\infty)=0$이고, 인덕터는 단락이 되어 $i_L(\infty)=\dfrac{24}{4}=6\,\mathrm{A}$이다.
$i_C(0^+)$를 +8로 두는 것은 커패시터가 방전되는 방향(표시된 $i_C$ 방향의 반대)을 놓친 것이다.
$v_C(\infty)=6$, $i_L(\infty)=0$ 조합은 스위치가 회로를 단락한 뒤에도 커패시터가 충전 상태로 남는다고 본 것이라 맞지 않는다.

옳지 않은 것은 제너 다이오드가 순방향 바이어스 영역의 항복을 이용한다는 설명이다.
제너 다이오드는 역방향 바이어스 영역의 항복현상(제너·애벌랜치 항복)에서 전류가 변해도 전압이 거의 일정한 성질을 이용해 정전압(전원 안정화) 회로에 쓰인다.
순방향 바이어스에서는 전위장벽이 낮아져 다수캐리어가 접합을 넘어 주입되므로 주로 확산 전류가 흐른다.
온도가 올라가면 열적으로 생성되는 소수캐리어가 늘어 역방향 포화전류의 크기가 커진다.
GaAs는 Si보다 전자 이동도가 커서 고속·고주파 소자에 주로 이용된다.

전압이득에 비례하는 것은 저항 $R$과 바이어스 전류 $I_{\mathrm{B}}$이다.
이미터가 $C=\infty$로 교류 접지된 공통 이미터 증폭기이므로 $\left|A_v\right|=g_mR$이다. 정전류원이 컬렉터 전류를 정하므로 $I_C\approx I_{\mathrm{B}}$이고 $g_m=\dfrac{I_C}{V_T}$이다.
$\left|A_v\right|=\dfrac{I_{\mathrm{B}}}{V_T}R$ → $R$와 $I_{\mathrm{B}}$에 각각 비례한다.
이미터 면적은 포화전류를 바꿀 뿐, 전류가 정전류원으로 고정되어 있어 $g_m$은 변하지 않는다.
바이어스 전압 $V_{CC}$는 활성영역 유지 여부에만 관여하고 소신호 이득 식에는 나타나지 않는다.

출력은 $Z=A\cdot\overline{B}+\overline{B}\cdot C+\overline{A}\cdot B\cdot\overline{C}$로 정리된다.
선택 입력 조합마다 데이터 입력을 곱해 더하면
$Z=\overline{A}\,\overline{B}\,C+\overline{A}B\overline{C}+A\overline{B}\cdot 1+AB\cdot 0$
$=\overline{A}\,\overline{B}\,C+\overline{A}B\overline{C}+A\overline{B}$
$\overline{B}C=\overline{A}\,\overline{B}\,C+A\overline{B}C$이고 뒤 항은 $A\overline{B}$에 흡수되므로, $\overline{B}C$ 항을 쓴 식과 위 식은 같은 함수다.
$A\overline{C}+B\overline{C}$는 $A=1,B=0,C=1$에서 0이 되지만 실제 출력은 $I_2=1$이다.
$A\overline{C}+B\overline{C}+\overline{A}\,\overline{B}C$는 $A=B=1,C=0$에서 1이 되지만 실제 출력은 $I_3=0$이다.
세 개의 최소항만 더한 식은 $A=1,B=0,C=1$인 경우를 빠뜨려 0을 내므로 맞지 않는다.

$R_4$에 흐르는 전류는 4 A이다.
$R_1$, $R_2$의 양 끝은 가운데 도선으로 직접 연결되어 단락되어 있으므로, 84 V 전원은 $R_3$에 바로 연결된 것과 같다.
$R_4$ 위쪽 노드 전압을 $V$라 하고 KCL을 세우면
$\dfrac{84-V}{12}+\dfrac{21-V}{3}=\dfrac{V}{6}$
양변에 12를 곱하면 $84-V+84-4V=2V$ → $V=24\,\mathrm{V}$
$I=\dfrac{24}{6}=4\,\mathrm{A}$
$R_1\parallel R_2=2\,\Omega$를 직렬로 넣어 계산하면 단락 도선을 놓친 것으로, 더 작은 전류가 나온다.
한 전원만 고려한 중첩 성분(84 V 단독 또는 21 V 단독)만으로는 전체 전류가 되지 않는다.

옳은 것은 ㄴ, ㄷ이다.
MOSFET은 게이트 전압이 만드는 전계로 채널 전류를 제어하며, 게이트가 산화막으로 절연되어 있어 게이트 전류가 거의 흐르지 않는다.
ㄱ: 게이트 전류가 거의 없어 구동 전력이 작으므로 MOSFET은 BJT보다 전력 소모가 작다.
ㄹ: 두 종류 캐리어로 전류가 형성되는 것은 바이폴라 소자인 BJT이며, MOSFET은 전자 또는 정공 한 종류만 쓰는 단극성 소자이다.

옳지 않은 것은 턴오프 상태에서 내부 다이오드로 전류가 흐를 수 없다는 설명이다.
내부(바디) 다이오드는 소스 쪽이 애노드, 드레인 쪽이 캐소드로 채널과 병렬로 붙어 있다. 채널이 꺼져 있어도 소스 전위가 드레인보다 높아지면 이 다이오드가 순방향이 되어 소스→드레인 방향 전류가 흐른다(유도성 부하의 환류 경로).
전력용 MOSFET은 드레인·소스·게이트 3단자로 된 전압 구동형 반도체 스위칭 소자이다.
바디 다이오드는 역회복시간이 비교적 길어, 고속 스위칭 회로에서는 외부에 고속 다이오드를 따로 붙인다.
n채널 소자에서 $v_{GS}$가 문턱전압보다 크면 채널이 형성되어 턴온되고 $i_{\mathrm{D}}$가 흐른다.

옳지 않은 것은 귀환 계수를 $|\beta|=\dfrac{C_2}{C_1}$로 둔 설명이다.
그림에서 $C_1$은 드레인–소스, $C_2$는 소스–게이트 사이에 있고 $L$이 드레인과 게이트를 잇는다. 출력 전압은 $C_1$ 양단, 귀환 전압은 $C_2$ 양단에 걸리며 두 커패시터에는 같은 탱크 전류가 흐르므로 리액턴스 비로 분압된다.
$|\beta|=\dfrac{1/(\omega C_2)}{1/(\omega C_1)}=\dfrac{C_1}{C_2}$이므로 분자·분모가 뒤바뀐 $\dfrac{C_2}{C_1}$는 맞지 않는다.
인덕터 하나와 분할 커패시터 두 개로 탱크를 이루므로 콜피츠 발진기이다.
발진이 시작되려면 루프 이득이 1보다 커야 하고, 진폭이 커지며 루프 이득이 1로 수렴해 유지된다.
발진주파수는 $L$과 직렬 합성 용량 $\dfrac{C_1C_2}{C_1+C_2}$의 공진주파수이다.

옳은 것은 대역폭이 약 330 kHz라는 설명이다.
입력이 (+)단자에 들어가고 $R_1$, $R_2$가 출력을 분압해 (−)단자로 귀환하므로 비반전 증폭기이다.
폐루프 이득: $1+\dfrac{R_1}{R_2}=1+\dfrac{2}{1}=3$
이득-대역폭 곱: $1000\times1\,\mathrm{kHz}=1\,\mathrm{MHz}$
대역폭: $\dfrac{1\,\mathrm{MHz}}{3}\approx333\,\mathrm{kHz}$
입력이 비반전 단자에 인가되므로 반전증폭기가 아니다.
전압이득은 $1+R_1/R_2$로 약 3이며, 2는 $R_1/R_2$만 본 값이다.
단위이득주파수는 이득-대역폭 곱과 같은 약 1 MHz이다.

회로는 상승 에지 트리거 D 플립플롭으로 동작하므로, $OUT$은 $t_1$에서 LOW로, $t_4$에서 HIGH로 바뀐 뒤 그대로 유지된다.
마스터 래치는 $CLK$가 LOW일 때 투명하고, 슬레이브 래치는 $CLK$가 HIGH일 때 투명하다. 따라서 $CLK$가 상승하는 순간 마스터가 잡아 둔 $IN$ 값이 출력에 나타난다.
$t_1$(상승): 직전 $IN=0$ → $OUT=0$.
$t_2$(하강)~$t_4$: 슬레이브가 닫혀 출력은 LOW를 유지하고, $t_3$의 $IN$ 상승은 열린 마스터에만 저장된다.
$t_4$(상승): 직전 $IN=1$ → $OUT=1$. $t_5$~$t_6$의 $IN$ LOW 구간은 마스터가 닫혀 있어 무시된다.
$t_7$(하강): 출력 변화가 없어 HIGH가 유지된다. 하강 에지에서 출력이 바뀌는 파형은 이 회로의 동작과 맞지 않는다.

전압이득의 크기는 5이다.
소스가 바로 접지된 공통 소스 증폭기이고 $r_o=\infty$이므로 $\left|A_v\right|=g_mR_D$이다. 게이트의 전압분배 저항 $R_1$, $R_2$는 입력 쪽 바이어스용이라 이득에 들어가지 않는다.
$\left|A_v\right|=1\,\mathrm{mA/V}\times5\,\mathrm{k\Omega}=5$
$R_1\parallel R_2=6\,\mathrm{k\Omega}$를 출력 저항처럼 섞어 쓰면 엉뚱한 값이 나온다.
소스 저항이 없으므로 이득을 줄이는 소스 축퇴 항도 없다.

옳은 것은 $R_{\mathrm{C}}$가 증가할 때 차동모드이득의 절댓값이 증가한다는 설명이다.
각 트랜지스터에는 $\dfrac{I_{\mathrm{B}}}{2}$가 흐르고 $g_m=\dfrac{I_{\mathrm{B}}/2}{V_T}$이므로 차동모드이득은 $\left|A_d\right|=g_mR_{\mathrm{C}}$로 $R_{\mathrm{C}}$와 $I_{\mathrm{B}}$에 비례한다.
$I_{\mathrm{B}}$가 증가하면 $g_m$이 커져 차동모드이득의 절댓값은 감소하지 않고 증가한다.
공통모드이득이 일정하므로 $I_{\mathrm{B}}$ 증가로 차동모드이득이 커지면 CMRR은 오히려 증가한다.
직류 출력 $V_{\mathrm{o1}}=V_{\mathrm{o2}}=V_{CC}-\dfrac{I_{\mathrm{B}}}{2}R_{\mathrm{C}}$이므로 $R_{\mathrm{C}}$가 커지면 감소한다.

옳지 않은 것은 발진주파수를 $\dfrac{1}{2\pi RC\sqrt{3}}$로 둔 설명이다.
직렬 $C$, 병렬 $R$로 된 3단 RC 위상편이 회로의 발진주파수는 $f_r=\dfrac{1}{2\pi RC\sqrt{6}}$이다.
반전 증폭기와 3단 RC 회로로 구성된 위상편이발진기이다.
발진주파수에서 RC 회로의 귀환계수 크기는 $\dfrac{1}{29}$이므로 증폭기 이득은 29 이상이어야 한다.
증폭기가 180°를 반전하므로 RC 회로가 나머지 180°를 이루어 루프 전체 위상이 360°가 될 때 발진한다.

옳지 않은 것은 중심 각주파수에서 $|K|=2$라는 설명이며, 실제로는 $|K|=\dfrac{1}{2}$이다.
반전 단자 노드 KCL: $sCV_a+\dfrac{V_{out}}{R}=0$ → $V_a=-\dfrac{V_{out}}{sRC}$
중간 노드 KCL: $\dfrac{V_{in}-V_a}{R}+sC(V_{out}-V_a)-sCV_a=0$
정리하면 $\dfrac{V_{out}}{V_{in}}=\dfrac{-\dfrac{1}{RC}s}{s^2+\dfrac{2}{RC}s+\dfrac{1}{R^2C^2}}$이므로 $\omega_o=\dfrac{1}{RC}$, $\dfrac{\omega_o}{Q}=\dfrac{2}{RC}$, $K\dfrac{\omega_o}{Q}=-\dfrac{1}{RC}$ → $K=-\dfrac{1}{2}$이다.
$Q=\dfrac{\omega_o}{2/RC}=\dfrac{1}{2}$로 옳다.
분모 상수항에서 $\omega_o=\dfrac{1}{RC}$로 옳다.
대역폭은 $\dfrac{\omega_o}{Q}=\dfrac{2}{RC}\,\mathrm{rad/s}$이고 Hz로 바꾸면 $\dfrac{2}{2\pi RC}=\dfrac{1}{\pi RC}$로 옳다.