다음 MOSFET 증폭기 회로의 전압이득 \left|\dfrac{V_{… | [9급 국가직 전자공학개론] 26년 1회차 기출문제 상세 페이지

1[9급 국가직 전자공학개론] 26년 1회차

다음 MOSFET 증폭기 회로의 전압이득  $\left|\dfrac{V_{out}}{V_{in}}\right|$ 은? (단, MOSFET의 전달컨덕턴스  $g_m$ ＝1 [mA/V],  $C=\infty$ , 교류 출력저항  $r_o$ ＝ $\infty$ 이다)

2.5

7.5

해설

전압이득의 크기는 5이다.
소스가 바로 접지된 공통 소스 증폭기이고  $r_o=\infty$ 이므로  $\left|A_v\right|=g_mR_D$ 이다. 게이트의 전압분배 저항  $R_1$ ,  $R_2$ 는 입력 쪽 바이어스용이라 이득에 들어가지 않는다.
 $\left|A_v\right|=1\,\mathrm{mA/V}\times5\,\mathrm{k\Omega}=5$ 
 $R_1\parallel R_2=6\,\mathrm{k\Omega}$ 를 출력 저항처럼 섞어 쓰면 엉뚱한 값이 나온다.
소스 저항이 없으므로 이득을 줄이는 소스 축퇴 항도 없다.

내용에 오류가 있거나 최신 법령·기준과 다른 부분이 보이면 알려주세요. 확인 후 반영하겠습니다.

💬 자격증 스터디 커뮤니티헷갈리는 문제, 같이 준비하는 사람들에게 물어보세요

→