다음 그림과 같이 D 플립플롭을 이용하여 JK 플립플롭을 구현하고자 한… | [국회직 9급 전자공학개론] 21년 1회차 기출문제 상세 페이지

정답 회로는 윗 AND 게이트의 K 입력만 반전하고 아래 AND 게이트와 OR 게이트로 묶은 회로이다.
D 플립플롭은 $Q_{n+1}=D$이므로 D에 JK 플립플롭의 특성방정식을 그대로 넣으면 된다.
$D=J\overline{Q}+\overline{K}Q$
(가)의 입력은 위에서부터 Q, K, J, $\overline{Q}$이므로, 윗 AND는 $Q\cdot\overline{K}$, 아래 AND는 $J\cdot\overline{Q}$를 만들어 OR로 합치면 식과 같다.
AND 두 개를 NOR로 묶은 회로: $J=K=0$, $Q=0$일 때 $D=1$이 되어 유지 동작을 하지 못한다.
아래쪽만 NAND인 회로: 같은 조건에서 NAND 출력이 1이 되어 $D=1$이다.
위쪽만 NAND인 회로: 같은 조건에서 NAND 출력이 1이 되어 $D=1$이다.
아래 AND의 J 입력을 반전한 회로: $\overline{J}\,\overline{Q}=1$이 되어 역시 유지되지 않는다.