[임베디드기능사 필기] 15년 1회차 기출문제 정답·해설 페이지

정답은 '종합 이득 향상'이다.
부궤환을 걸면 종합 이득은 낮아진다. 안정도와 주파수 특성은 개선되고, 파형의 찌그러짐은 줄어든다.
'안정도 개선'은 부궤환 증폭기에서 나타나는 특성이다.
'주파수 특성 향상'은 부궤환 증폭기에서 나타나는 특성이다.
'파형 찌그러짐 감소'는 부궤환 증폭기에서 나타나는 특성이다.

전자가 전위차로 가속될 때 일-에너지 정리를 적용하면, 전기장이 한 일 = 운동에너지 변화이므로 $eV = \frac{1}{2}mv^2$이다. 초속도가 0이므로 $v = \sqrt{\frac{2eV}{m}}$을 정리하면: $v = \sqrt{\frac{2 \times 1.602 \times 10^{-19} \times 250}{9.1 \times 10^{-31}}}$ = $\sqrt{\frac{8.01 \times 10^{-17}}{9.1 \times 10^{-31}}}$ = $\sqrt{8.802 \times 10^{13}}$ ≈ $9.38 \times 10^{6}$ [m/s]
따라서 전자의 속도는 약 9.38×106[m/s]이다.

정답은 '차동 이득이 크고 동위상 이득은 작을수록 좋다.'이다.
동위상제거비(CMRR)는 차동 이득 $A_d$를 동위상 이득 $A_c$로 나눈 값 $\mathrm{CMRR}=\dfrac{A_d}{A_c}$이고, 이 값이 클수록 평형 특성이 우수하다.
'차동 이득과 동위상 이득이 클수록 좋다.'는 분모인 동위상 이득도 커지는 조합이고, 동위상 이득이 커지면 CMRR이 작아진다.
'차동 이득과 동위상 이득이 작을수록 좋다.'는 분자인 차동 이득도 작아지는 조합이고, 차동 이득이 작아지면 CMRR이 작아진다.
'차동 이득이 작고 동위상 이득은 클수록 좋다.'는 분자가 작아지고 분모가 커지는 조합이고, CMRR이 작아진다.

정답은 '클램핑 회로(clamping circuit)'이다.
클램핑 회로는 입력 파형의 모양을 유지한 채 정(+) 또는 부(-)의 피크를 기준 레벨에 고정하는 회로이다.
'클리핑 회로(clipping circuit)'은 일정 레벨 이상이나 이하의 파형 부분을 잘라내는 회로이다.
'비교 회로(comparing circuit)'은 입력 신호와 기준 신호의 크기를 비교하는 회로이다.
'리미터 회로(limiter circuit)'은 출력 진폭을 일정 범위 이내로 제한하는 회로이다.

정답은 '100[Ω]', 즉 $100\ \Omega$이다.
저항을 모두 직렬로 연결할 때 합성저항이 가장 크고, 그 값은 각 저항값의 합이다. $10\ \Omega$ 저항 10개를 모두 직렬로 연결하면 $10\times10\ \Omega=100\ \Omega$이다.
'1[Ω]'은 저항 10개를 모두 병렬로 연결했을 때의 값 $10\ \Omega\div10=1\ \Omega$이다.
'10[Ω]'은 저항 한 개만 쓸 때의 값이다.
'50[Ω]'은 저항 5개를 직렬로 연결했을 때의 값 $5\times10\ \Omega=50\ \Omega$이다.

정답은 '0.6~0.7[V]', 즉 $0.6 \sim 0.7\ \mathrm{V}$이다.
실리콘(Si) 트랜지스터의 베이스-이미터 접합 순방향 바이어스 전압은 $0.6 \sim 0.7\ \mathrm{V}$이다.
'1~2[V]'는 $0.6 \sim 0.7\ \mathrm{V}$를 넘는 범위이다.
'2~5[V]'는 $0.6 \sim 0.7\ \mathrm{V}$를 넘는 범위이다.
'0.2~0.3[V]'는 $0.6 \sim 0.7\ \mathrm{V}$에 못 미치는 범위이다.

홀 효과는 전류가 흐르는 도체에 자기장을 수직으로 인가했을 때 전하 캐리어가 로렌츠 힘을 받아 도체 양쪽 끝에 모여 전위차(홀 전압)가 발생하는 현상이다. 보기 2는 광전도 효과의 설명이며, 보기 3의 자기 저항(magnetoresistance)은 자기장에 의해 저항이 변하는 현상으로 홀 효과와는 다르고, 보기 4의 광전도 소자는 빛에 반응하는 소자로 홀 효과의 정의와 무관하다.

정답은 '전파 정류회로'이다.
브리지 정류회로는 다이오드 네 개로 구성되는 전파 정류회로이고, 입력 교류의 양(+)과 부(-) 반주기를 모두 정류에 사용한다.
'반파 정류회로'는 입력 교류의 반주기 한쪽만을 정류에 사용하는 회로이다.
'배전압 정류회로'는 콘덴서와 다이오드로 입력 전압보다 높은 직류 전압을 얻는 회로이다.
'정전압 정류회로'는 부하나 입력 변동에 관계없이 일정한 직류 전압을 유지하는 회로이다.

정답은 '0.2[Hz]', 즉 $0.2\ \mathrm{Hz}$이다.
반복 주파수는 반복 주기의 역수이다. 반복주기가 $5\ \mathrm{s}$이면 $f=\dfrac{1}{5}=0.2\ \mathrm{Hz}$이고, 펄스 폭 $1\ \mathrm{s}$는 이 계산에 쓰이지 않는다.
'0.5[Hz]'는 주기가 $2\ \mathrm{s}$일 때의 값 $f=\dfrac{1}{2}=0.5\ \mathrm{Hz}$이다.
'1.0[Hz]'는 주기가 $1\ \mathrm{s}$일 때의 값 $f=\dfrac{1}{1}=1.0\ \mathrm{Hz}$이다.
'5.0[Hz]'는 주기가 $0.2\ \mathrm{s}$일 때의 값 $f=\dfrac{1}{0.2}=5.0\ \mathrm{Hz}$이다.

정답은 'E-B : 순바이어스, C-B : 역바이어스'이다.
활성영역에서 트랜지스터는 이미터-베이스(E-B) 접합이 순방향으로, 컬렉터-베이스(C-B) 접합이 역방향으로 바이어스된 상태이다.
'E-B : 순바이어스, C-B : 순바이어스'는 두 접합이 모두 순방향인 포화 영역의 바이어스이다.
'E-B : 역바이어스, C-B : 순바이어스'는 이미터-베이스 접합이 역방향, 컬렉터-베이스 접합이 순방향인 역활성 영역의 바이어스이다.
'E-B : 역바이어스, C-B : 역바이어스'는 두 접합이 모두 역방향인 차단 영역의 바이어스이다.

정답은 '부호와 상대값'이다.
컴퓨터 내부의 음수 표현 방법에는 부호와 절대값, 부호와 1의 보수, 부호와 2의 보수가 들어 있고, 부호와 상대값은 여기에 들지 않는다.
'부호와 절대값'은 부호 비트와 수의 크기로 음수를 표현하는 방식이다.
'부호와 1의 보수'는 양수의 각 비트를 반전시킨 값으로 음수를 표현하는 방식이다.
'부호와 2의 보수'는 1의 보수에 1을 더한 값으로 음수를 표현하는 방식이다.

입력 단자의 정보를 코드화하여 출력으로 내보내는 기능은 부호기(Encoder)의 정의와 정확히 일치한다. 부호기는 여러 입력 중 하나를 선택하여 그에 해당하는 이진 코드로 변환하는 회로이며, 해독기(Decoder)와 정반대의 기능을 수행한다.
해독기는 코드를 입력받아 특정 출력을 활성화하지만, 부호기는 활성화된 입력을 코드로 변환한다.
멀티플렉서는 여러 입력 중 하나를 선택해 출력하는 데이터 선택 회로이다.
플립플롭은 상태 저장 소자이다.
가산기는 산술 연산 회로이다.
따라서 이들은 부호기의 정의와 맞지 않는다.

정답은 '다음에 실행될 명령어의 번지를 기억한다.'이다.
PC(Program Counter)는 다음에 실행할 명령어가 저장된 기억장소의 번지를 담는 제어장치 내부 레지스터이다.
'기억레지스터의 명령 코드를 기억한다.'는 명령 레지스터(IR)에 대한 설명이다.
'주기억장치에 있는 명령어를 임시로 기억한다.'는 명령어를 기억하는 내용이고, PC는 명령어가 아닌 번지를 기억한다.
'명령 코드를 해독하여 필요한 신호를 발생시킨다.'는 명령 해독기가 수행하는 동작이다.

정답은 'ASCII 코드'이다.
ASCII 코드는 3개의 존(Zone) 비트와 4개의 디지트(Digit) 비트로 구성되는 7비트 코드이다.
'GRAY 코드'는 인접한 두 수의 코드값이 1비트만 달라지게 만들어진 코드이다.
'EBCDIC 코드'는 4개의 존 비트와 4개의 디지트 비트로 구성되는 8비트 코드이다.
'표준 BCD 코드'는 10진 숫자 한 자리를 4비트로 표현하는 코드이다.

2진수 덧셈은 10진수와 동일한 원리로 수행하되, 2 이상이면 올림이 발생한다. 1001 + 0011을 오른쪽부터 계산하면: 1+1=10(2진수, 즉 0 기록하고 1 올림), 0+1+1(올림)=10(0 기록하고 1 올림), 0+0+1(올림)=1, 1+0=1이므로 결과는 1100이다. 검산: 1001₂=9₁₀, 0011₂=3₁₀, 9+3=12₁₀=1100₂이다.

그림은 하나의 공통 회선(케이블)에 여러 스테이션이 송수신기(트랜시버)를 통해 병렬로 접속되는 구조로, 이는 버스(Bus)형 토폴로지의 전형적인 형태이다. 성형은 중앙 허브에 각 스테이션이 개별 연결되는 구조, 루프형은 폐회로 형태로 순환 연결되는 구조, 그물형은 각 노드가 서로 다중 경로로 연결되는 구조여서 그림과 다르다.

정답은 '상태 레지스터'이다.
상태 레지스터는 연산 결과에 따른 자리올림, 오버플로우 등의 플래그 상태와 인터럽트 신호까지 나타내는 레지스터이다.
'누산기'는 연산 결과를 임시로 저장하는 레지스터이다.
'데이터 레지스터'는 연산에 사용할 데이터를 저장하는 레지스터이다.
'가산기'는 두 수를 더하는 연산을 수행하는 회로이다.

정답은 'D-B-A-C'이다.
그림의 네 단계는 A가 간소화된 논리식을 구하는 단계, B가 진리표에 대한 카르노표를 작성하는 단계, C가 논리식을 기본 게이트로 구성하는 단계, D가 입출력 조건에 따라 변수를 결정하고 진리표를 작성하는 단계이다.
카르노표는 진리표를 바탕으로 작성하고, 간소화된 논리식은 카르노표에서 구한다. 순서는 진리표 작성, 카르노표 작성, 논리식 간소화, 게이트 구성이다.
'D-A-B-C'는 간소화된 논리식을 구하는 단계(A)가 카르노표를 작성하는 단계(B)보다 앞에 놓인 순서이다.
'B-D-A-C'는 카르노표를 작성하는 단계(B)가 진리표를 작성하는 단계(D)보다 앞에 놓인 순서이다.
'B-D-C-A'는 논리식을 기본 게이트로 구성하는 단계(C)가 간소화된 논리식을 구하는 단계(A)보다 앞에 놓인 순서이다.

정답은 '스택'이다.
스택(Stack)은 나중에 저장된 자료가 먼저 인출되는 LIFO 구조의 자료 구조이다.
'큐'는 먼저 저장된 자료가 먼저 인출되는 FIFO 구조의 자료 구조이다.
'트리'는 노드들이 계층적으로 연결된 비선형 자료 구조이다.
'그래프'는 노드와 간선으로 이루어진 비선형 자료 구조이다.

정답은 '스캐너'이다.
모니터, 프린터, 플로터는 출력 장치에 속하고, 스캐너는 문서나 이미지를 입력받는 입력 장치이다.
'모니터'는 화면으로 결과를 표시하는 출력 장치이다.
'프린터'는 인쇄물로 결과를 내는 출력 장치이다.
'플로터'는 도면 등을 그려 내는 출력 장치이다.

네온, 아르곤 등의 혼합가스를 셀에 채우고 높은 전압을 가해 플라즈마 상태를 만들어 발광시키는 원리는 플라즈마 디스플레이(PDP, Plasma Display Panel)의 기본 작동 메커니즘이다. 음극선관(CRT)은 진공관에서 전자빔을 사용하고, X-Y 플로터는 기계식 펜 드라이버 장치이며, 액정 디스플레이(LCD)는 백라이트와 액정의 편광 조절로 화상을 만들어 가스 방전과는 무관하다. 따라서 정답은 플라즈마 디스플레이(3번)이다.

정답은 '3초과 코드'이다.
3초과 코드(Excess-3)는 각 비트를 반전시키면 그 10진수의 9의 보수가 되는 자기 보수 코드이다.
'해밍 코드'는 오류 검출과 정정에 쓰이는 검사 비트가 추가된 코드이다.
'그레이 코드'는 인접한 두 수의 코드가 1비트만 달라지는 코드이다.
'BCD 코드'는 10진 숫자 한 자리를 4비트 이진수로 나타내는 코드이다.

정답은 '인터럽트'이다.
인터럽트는 정상적인 프로그램 실행을 중단시키고 그 시점의 상태를 저장한 뒤 특정 주소의 처리 루틴으로 제어를 넘기는 동작이다.
'타이밍 제어'는 각 장치의 동작 시점을 정하는 제어이다.
'메모리 매핑'은 주소 공간을 기억장소나 장치에 대응시키는 방식이다.
'마이크로 오퍼레이션'은 하나의 명령어 실행 단계를 이루는 최소 동작 단위이다.

직류 신호를 교류 신호로 변환하거나 그 반대로 변환하는 장치는 MODEM(모뎀)이다. MODEM은 Modulator-Demodulator의 약자로, 컴퓨터의 직류 디지털 신호를 전화선 같은 아날로그 통신 회선에서 전송 가능하도록 교류 신호(아날로그)로 변조하거나, 수신한 교류 신호를 직류 신호(디지털)로 복조하는 역할을 한다.
DSU는 디지털 서비스 유닛으로 디지털 신호 처리용이다.
BPS는 비트 전송 속도 단위이다.
PCM은 펄스 부호 변조로 표본화 신호를 디지털화하는 방식이다.
이들은 모두 신호 형태 변환 장치가 아니다.

정답은 'Magnetic Tape'이다.
Magnetic Tape는 저장된 순서대로만 자료에 접근하는 순차 접근 기억장치(SASD)이다.
'Magnetic Disk'는 원하는 위치에 바로 접근하는 기억장치이다.
'Magnetic Core'는 자성체의 자화 방향으로 자료를 저장하던 기억장치이다.
'RAM'은 임의의 주소에 바로 접근하는 주기억장치이다.

정답은 'direct addressing'이다.
direct addressing은 오퍼랜드의 값이 데이터가 저장된 기억장소의 주소인 주소지정방식이다.
'indirect addressing'은 오퍼랜드의 값이 데이터 주소를 담은 기억장소의 주소인 주소지정방식이다.
'immediate addressing'은 오퍼랜드에 담긴 값이 곧 사용할 데이터인 주소지정방식이다.
'register addressing'은 오퍼랜드가 데이터를 담은 레지스터를 지정하는 주소지정방식이다.

정답은 '00001001', 즉 $00001001_{(2)}$이다.
그림의 ALU 두 입력은 $1110\ 1001_{(2)}$, $0000\ 1111_{(2)}$이고 연산 지정은 AND이다. AND는 두 비트가 모두 1인 자리만 1로 남기는 연산이다.
상위 네 비트는 $1110$과 $0000$의 AND로 $0000$이다. 하위 네 비트는 $1001$과 $1111$의 AND로 $1001$이다.
'10011001'은 상위 네 비트가 $1001$인 값이고, 상위 네 비트끼리 AND한 값은 $0000$이다.
'10101111'은 하위 네 비트가 $1111$인 값이고, 하위 네 비트끼리 AND한 값은 $1001$이다.
'10001001'은 최상위 비트가 1인 값이고, 입력 $0000\ 1111_{(2)}$의 최상위 비트는 0이다.

AND는 논리 연산자로, 두 개의 논리값(참/거짓)을 비교하여 논리 결과를 반환하는 논리 연산에 해당한다. 반면 DIVIDE(나눗셈), SUBTRACT(뺄셈), ADD(덧셈)은 모두 수치를 대상으로 하는 산술 연산이므로 산술 연산에 해당하지 않는 것은 AND이다.

정답은 'CPU'이다.
CPU는 연산기, 레지스터, 제어기, 내부 버스로 이루어진 장치이고, 기억장치의 명령어를 해독하고 실행한다.
'모니터'는 처리 결과를 화면으로 표시하는 출력 장치이다.
'어셈블러'는 어셈블리어 프로그램을 기계어로 번역하는 프로그램이다.
'컴파일러'는 고급언어 프로그램을 목적 프로그램으로 번역하는 프로그램이다.

ECL(Emitter Coupled Logic)은 바이폴라 트랜지스터 기반으로 전자 이동도가 높고 게이트 지연이 매우 짧아 수 GHz 대의 매우 높은 주파수에서 동작할 수 있다. 따라서 ECL이 가장 높은 최대 클록 주파수를 가진다.
최대 클록 주파수는 논리 소자가 안정적으로 동작할 수 있는 신호 변화 속도로 결정되며, 이는 주로 전자 이동도(electron mobility)와 게이트 지연시간에 의존한다.
TTL은 ECL보다 느리다.
MOS와 CMOS는 채널 길이가 길고 전자-정공 쌍의 이동도가 바이폴라 트랜지스터보다 낮아 상대적으로 동작 속도가 느리다.

로더(loader)의 기본 기능은 목적 프로그램을 주기억장치에 적재하고 실행하기 위한 것이다. Allocation은 주기억장치 공간 할당, Linking은 여러 모듈을 연결, Loading은 프로그램을 메모리에 적재하는 로더의 핵심 기능들이다. 반면 Translation은 원시 프로그램을 목적 프로그램으로 변환하는 컴파일러의 기능이므로, 로더의 기능과는 거리가 멀다.

객체지향 기법에서 클래스는 하나 이상의 유사한 객체들의 공통된 특성(속성과 행동)을 추상화하여 묶어놓은 것이다. 클래스는 속성(data)과 메소드(기능)를 정의하는 템플릿 역할을 하며, 개별 객체들은 클래스의 인스턴스로 생성된다. 메시지는 객체 간 통신 수단, 메소드는 클래스 내 기능 구현부, 속성은 개별 데이터 요소일 뿐 유사 객체들을 종합적으로 묶는 개념은 아니다.

운영체제의 성능 평가 기준은 처리량(Throughput), 신뢰성(Reliability), 가용성(Availability) 등 시스템이 얼마나 효율적으로, 안정적으로 작동하는지를 측정하는 지표들이다. 반면 Cost(비용)는 운영체제의 성능을 직접 측정하는 기준이 아니라 경제적·구매 측면의 고려 요소일 뿐, 성능 평가와는 거리가 있다.

정답은 'integer'이다.
C 언어의 기본 자료형에는 double, float, char, int 등이 들고, integer는 C 언어의 자료형 명칭이 아니다.
'double'은 배정도 실수를 표현하는 C 언어의 자료형이다.
'float'는 단정도 실수를 표현하는 C 언어의 자료형이다.
'char'는 문자 하나를 표현하는 C 언어의 자료형이다.

구조적 프로그래밍은 GOTO문을 제거하고 순차·선택·반복의 기본 제어구조만을 사용하여 프로그램의 논리적 흐름을 명확하게 하는 방식이다. 따라서 2번 'GOTO문의 활용이 증가한다'는 구조적 프로그래밍의 기본 철학과 정반대이며, 1번의 기능별 모듈화, 3번의 가독성 및 유지보수성 향상, 4번의 기본 제어구조는 모두 구조적 프로그래밍의 핵심 특징이다.

정답은 'Comment'이다.
Comment는 프로그램 실행에는 관여하지 않는 설명 부분이다. 프로그램의 판독성을 높이는 데 쓰인다.
'Reserved Word'는 프로그래밍 언어에서 특별한 용도로 미리 지정된 단어이다.
'Operator'는 연산을 나타내는 기호이다.
'Key Word'는 프로그래밍 언어에서 미리 부여된 의미를 가지는 단어이다.

프로그래머가 직접 작성하고 컴파일러나 어셈블러에 의해 기계어로 번역되기 전의 프로그램을 원시 프로그램(source program)이라 한다. 원시 프로그램은 고급언어나 어셈블리어로 작성된 형태이며, 이를 번역하면 기계어 형태의 목적 프로그램이 생성된다. 루트 프로그램과 해석 프로그램은 컴파일 과정의 단계나 분류와 무관한 용어이다.

정답은 'ASSEMBLY'이다.
어셈블리(ASSEMBLY) 언어는 기계어 명령을 연상 기호로 표현하는 프로그래밍 언어이다.
'C'는 고급언어 문법으로 명령을 표현하는 프로그래밍 언어이다.
'PASCAL'은 고급언어 문법으로 명령을 표현하는 프로그래밍 언어이다.
'COBOL'은 고급언어 문법으로 명령을 표현하는 프로그래밍 언어이다.

운영체제는 하드웨어 자원 관리, 시스템 제어, 사용자 인터페이스 제공을 핵심 기능으로 한다. 1번의 프로세서·기억장치·입출력 자원 관리, 2번의 하드웨어와 네트워크 관리·제어, 4번의 사용자 인터페이스 제공은 모두 운영체제의 표준 기능이다. 반면 3번 원시 프로그램을 목적 프로그램으로 변환하는 작업은 컴파일러나 어셈블러 같은 시스템 소프트웨어의 기능이며, 운영체제 자체의 기능이 아니다.

정답은 '프로그램 개발 비용을 산출하는 역할을 한다.'이다.
순서도의 역할에는 인수 인계 문서로서의 활용, 오류 수정의 용이함, 프로그램에 대한 이해를 돕는 것이 들고, 개발 비용 산출은 그 역할에 들지 않는다.
'프로그램 인수 인계시 문서 역할을 할 수 있다.'는 순서도가 수행하는 기능이다.
'프로그램의 오류수정을 용이하게 해준다.'는 순서도가 수행하는 기능이다.
'프로그램에 대한 이해를 도와준다.'는 순서도가 수행하는 기능이다.

각 수를 10진법으로 변환하여 비교한다. (114)10 = 114 / (156)8 = 1×8² + 5×8 + 6 = 64 + 40 + 6 = 110 / 11011102 = 64 + 32 + 8 + 4 + 2 = 110 / (6F)16 = 6×16 + 15 = 111 이므로, 114 > 111 > 110 = 110이다. 따라서 114가 가장 크다.

정답은 'Y=A+BC', 즉 $Y=A+BC$이다.
$(A+B)(A+C)$를 전개하면 $AA+AC+AB+BC=A+AC+AB+BC$이다. $A+AC+AB+BC=A(1+B+C)+BC=A+BC$이다.
'Y+A+B+C' 식에서 $A+B+C$ 부분은 $A=0,\ B=1,\ C=0$일 때 $(A+B)(A+C)=0$이지만 $A+B+C=1$이다. 두 값이 다르다.
'Y=B+AC' 식은 $A=0,\ B=1,\ C=0$일 때 $(A+B)(A+C)=0$이지만 $B+AC=1$이다. 두 값이 다르다.
'Y=AB+C' 식은 $A=1,\ B=0,\ C=0$일 때 $(A+B)(A+C)=1$이지만 $AB+C=0$이다. 두 값이 다르다.

정답은 'XOR'이다.
그림은 입력 A, B가 빈 칸의 게이트와 AND 게이트에 함께 들어가고, 빈 칸 출력이 S, AND 출력이 C인 반가산기이다. 합 S는 $0+0$에서 0, $0+1$, $1+0$에서 1, $1+1$에서 0이다.
S는 두 입력이 서로 다를 때만 1이고, 이 동작은 $S=A\oplus B$인 XOR이다. 자리올림 C는 $C=AB$이고 그림의 AND 게이트 출력이다.
'NOT'은 입력이 하나인 게이트이고, 빈 칸에는 A와 B 두 입력이 들어간다.
'NAND'는 $A=B=0$일 때 출력이 1인 게이트이고, 합 S는 $0+0$에서 0이다.
'OR'는 $A=B=1$일 때 출력이 1인 게이트이고, 합 S는 $1+1$에서 0이다.

정답은 '카르노 맵'이다.
카르노 맵은 최소항을 칸으로 배치한 도표이며, 이웃한 1의 칸을 묶는 방식으로 논리식을 간소화하는 방법이다.
'가법 표준형'은 논리식을 최소항의 합 형태로 나타낸 표준형이다.
'승법 표준형'은 논리식을 최대항의 곱 형태로 나타낸 표준형이다.
'venn diagram'은 집합의 포함 관계를 나타내는 도표이다.

RS 플립플롭에서 R선에 인버터를 추가하고 이를 S선과 하나로 묶으면 D 플립플롭이 된다. D 플립플롭은 단일 입력 D와 클록 신호만으로 동작하며, 내부적으로 D 입력이 S에 직접 연결되고 D의 반대값(D')이 R에 연결되는 구조를 가진다.
따라서 R = D'이고 S = D 관계가 성립하여 RS 플립플롭의 부정(not) 상태를 강제하는 조건을 만족하고, 입력이 하나의 D 신호로 통합된다.
JK 플립플롭은 J, K 두 개의 독립적 입력을 가진다.
T 플립플롭은 토글 입력으로 동작한다.
마스터-슬레이브는 RS의 구조 개선일 뿐 입력 개수와는 무관하다.

그레이 코드의 최상위 비트는 2진수의 최상위 비트를 그대로 쓴다. 나머지 비트는 이웃한 2진 비트끼리 XOR해서 구한다.
$1,\ 1\oplus1=0,\ 1\oplus0=1,\ 0\oplus1=1$이므로 11012의 그레이 코드는 1011이다.

정답은 두 곱항 $AB$와 $C\overline{D}$를 OR로 더한 식, 즉 $AB+C\overline{D}$이다.
위쪽 AND 게이트의 입력은 A와 B이고 출력은 $AB$이다. 아래쪽 AND 게이트의 입력은 C와 NOT 게이트를 지난 D이고 출력은 $C\overline{D}$이다.
두 AND 출력은 OR 게이트의 입력이고, OUT은 $AB+C\overline{D}$이다.
$(A+B)(C+\overline{D})$ 식은 두 합항을 곱한 식이고, 그림은 입력단이 AND 게이트 둘, 출력단이 OR 게이트이다.
$(A+B)C\overline{D}$ 식은 입력 A, B를 OR로 묶은 식이고, 그림에서 A와 B는 AND 게이트로 들어간다.
$AB(C+\overline{D})$ 식은 C와 부정 D를 OR로 묶은 식이고, 그림에서 C와 부정 D는 AND 게이트로 들어간다.

정답은 'Accumulator'이다.
'Accumulator'는 산술·논리 연산의 결과를 일시적으로 저장하는 레지스터이다.
'Address register'는 기억장치의 주소를 저장하는 레지스터이다.
'Buffer register'는 입출력 장치와 데이터를 주고받을 때 속도 차이를 완충하는 레지스터이다.
'Data register'는 주기억장치와 주고받는 데이터를 임시로 저장하는 레지스터이다.

정답은 '비안정 멀티바이브레이터'이다.
비안정 멀티바이브레이터는 안정된 상태 없이 두 상태를 반복하는 회로이며 구형파나 시간 발생 회로에 쓰인다.
'플립플롭'은 두 가지 안정 상태를 유지하는 회로이다.
'쌍안정 멀티바이브레이터'는 두 가지 안정 상태를 유지하며 트리거가 있을 때에만 상태를 전환하는 회로이다.
'단안정 멀티바이브레이터'는 하나의 안정 상태를 가지며 트리거가 가해지면 일정 시간 후 원래 상태로 돌아가는 회로이다.

정답은 'T 플립플롭'이다.
T 플립플롭은 T 입력이 1일 때 클록 펄스가 들어올 때마다 출력이 이전 상태의 반대로 바뀌는 플립플롭이다.
'D 플립플롭'은 클록 시점의 D 입력 값을 그대로 출력에 저장하는 플립플롭이다.
'마스터-슬레이브 플립플롭'은 마스터와 슬레이브 두 단의 래치로 이루어진 플립플롭이다.
'JK 플립플롭'은 J·K 입력 조합에 따라 유지·리셋·세트·토글의 네 동작을 하는 플립플롭이다.

정답은 '4개'이다.
9진 카운터는 0부터 8까지 9가지 상태를 거친다. 플립플롭 $n$개가 만드는 상태 수는 $2^n$이고, $2^n \geq 9$를 만족하는 최소 $n$은 $4$이다.
'1개'는 $2^1=2$로 9가지 상태를 구분하기에 부족한 플립플롭 개수이다.
'2개'는 $2^2=4$로 9가지 상태를 구분하기에 부족한 플립플롭 개수이다.
'3개'는 $2^3=8$로 9가지 상태를 구분하기에 부족한 플립플롭 개수이다.

정답은 '멀티플렉서(mulyiplexer)'이다.
멀티플렉서(multiplexer)는 여러 입력 회선 중 선택 신호가 지정한 하나를 출력 회선으로 내보내는 회로이며 선택기라고도 한다.
'리플 계수기(ripple counter)'는 앞단 플립플롭의 출력이 다음단의 클록으로 순차 전달되는 비동기식 카운터이다.
'디멀티플렉서(demultiplexer)'는 하나의 입력을 여러 출력 회선 중 하나로 분배하는 회로이다.
'병렬계수기(parallel counter)'는 모든 플립플롭이 공통 클록으로 동시에 동작하는 동기식 카운터이다.

정답은 'Aㆍ1=1'이다.
불 대수의 항등 법칙은 $A \cdot 1 = A$이다. A에 0을 대입한 $0 \cdot 1$의 값은 $0$이고 1이 아니다.
'A+0=A'는 불 대수의 항등 법칙에 해당하는 식이다.
'A+B=B+A'는 불 대수의 교환 법칙에 해당하는 식이다.
'Aㆍ(BㆍC)=(AㆍB)ㆍC'는 불 대수의 결합 법칙에 해당하는 식이다.

카운터와 같이 플립플롭을 사용하여 상태 변화를 순차적으로 진행하고 이전 상태를 기반으로 다음 동작을 결정하는 회로를 순서논리회로(Sequential Logic Circuit)라고 한다.
플립플롭은 이전 상태를 기억하고 유지하는 메모리 소자로서, 출력이 현재 입력뿐만 아니라 이전 상태에 의존한다.
조합논리회로는 현재 입력에만 의존하고 메모리가 없다.
아날로그 논리회로는 연속 신호를 다룬다.
멀티플렉서는 여러 입력 중 하나를 선택하는 조합회로이다.

정답은 '디코더 회로'이다.
디코더 회로는 2진 코드로 입력된 값을 사람이 인식할 수 있는 숫자나 문자 형태의 출력으로 바꾸는 회로이다.
'인코더 회로'는 여러 입력 신호를 2진 코드로 바꾸는 회로이다.
'플립플롭 회로'는 1비트의 정보를 저장하는 기억 소자이다.
'전가산기 회로'는 두 비트와 이전 자리의 캐리를 함께 더하는 연산 회로이다.

정답은 'D/A 변환기'이다.
D/A 변환기는 디지털 신호를 아날로그 신호로 바꾸는 장치이다.
'A/D 변환기'는 아날로그 신호를 디지털 신호로 바꾸는 장치이다.
'해독기(decoder)'는 부호화된 디지털 코드를 다른 디지털 신호로 바꾸는 회로이다.
'비교 회로'는 두 입력 신호의 크기를 비교하는 회로이다.

시프트 레지스터의 출력을 입력으로 되먹임(피드백)시켜 데이터가 계속 순환하도록 구성한 회로를 링 계수기(Ring Counter)라고 하며, 환상 계수기라고도 부른다.
링 계수기는 클록 펄스가 입력될 때마다 같은 2진 패턴이 레지스터 내에서 원형으로 순환하며, 이를 통해 순차적인 계수 동작을 수행한다.
시프트 계수기는 더 넓은 범주의 용어이다.
2bit 시프트 레지스터와 직렬 시프트 레지스터는 피드백 구조가 아닌 일반적인 시프트 동작만 수행하므로 환상 계수기의 정의와 맞지 않는다.

정답은 'NAND'이다.
그림은 OR 게이트 몸체의 두 입력 A, B에 부정 버블이 달리고 출력 Y에는 버블이 없는 기호이다. 식은 $Y=\overline{A}+\overline{B}$이다.
드모르간 정리로 $\overline{A}+\overline{B}=\overline{AB}$이고, 이 식은 NAND의 식이다.
'OR'는 $A=B=1$일 때 출력이 1인 게이트이고, 그림 기호는 이때 $Y=\overline{1}+\overline{1}=0$이다.
'AND'는 $A=B=0$일 때 출력이 0인 게이트이고, 그림 기호는 이때 $Y=\overline{0}+\overline{0}=1$이다.
'NOR'는 $A=1,\ B=0$일 때 출력이 0인 게이트이고, 그림 기호는 이때 $Y=\overline{1}+\overline{0}=1$이다.

2진수 11001001의 1의 보수와 2의 보수를 구한다. 1의 보수는 모든 비트를 반전시키므로 11001001 → 00110110이다. 2의 보수는 1의 보수에 1을 더한 값이므로 00110110 + 1 = 00110111이다.

비동기형 계수기는 각 플립플롭이 독립적으로 동작하여 앞 단계의 출력이 다음 단계의 클록 입력으로 연결되는 구조로, 이를 리플 계수기(ripple counter)라고 부른다. 비동기형 계수기는 구조가 가장 단순하고 게이트 수가 적어 기본이 되는 계수기이며, 대비되는 동기형 계수기는 모든 플립플롭이 공통 클록으로 동시에 동작하므로 더 복잡한 구조를 가진다. 상향·하향 계수기는 계수 방향을 나타내는 분류이므로 기본 계수기 형태의 분류와는 다르다.