[임베디드기능사 필기] 15년 3회차 기출문제 정답·해설 페이지

AM(진폭 변조)은 아날로그 변조 방식으로, 반송파의 진폭을 신호에 따라 연속적으로 변화시킨다. FSK(주파수 시프트 키잉), PSK(위상 시프트 키잉), ASK(진폭 시프트 키잉)는 모두 디지털 변조 방식으로, 0과 1의 이진 신호를 반송파의 주파수·위상·진폭 중 하나를 이산적으로 변화시켜 표현한다.

새그(sag)의 정의가 틀렸다. 새그는 펄스의 상승 부분이 아니라 평탄 부분(flat-top)에서 발생하는 전압 강하를 의미하며, 이는 주파수 특성상 저주파 성분의 감쇠로 인해 발생한다.
펄스 상승 부분의 진동 현상은 새그가 아니라 링잉(ringing) 또는 오버슈트이다.
오버슈트는 기준 레벨을 초과하는 첨두값으로 정확하게 정의되어 있다.
언더슈트는 하강 후 기준 이하로 내려가는 부분으로 정확하게 정의되어 있다.
상승시간은 10%에서 90%까지의 시간으로 정확하게 정의되어 있다.

정답은 '차단영역 및 포화영역'이다.
트랜지스터를 스위치로 쓸 때 꺼진 상태는 차단영역, 켜진 상태는 포화영역에 대응한다.
'차단영역'은 꺼진 상태에만 대응하는 영역이다.
'활성영역 및 차단영역'은 증폭 동작에 쓰이는 활성영역을 포함하는 조합이다.
'포화영역'은 켜진 상태에만 대응하는 영역이다.

'다이악(diac)과 같이 도통을 시작하기 위한 브레이크오버 전압이 필요하다'가 틀린 이유는 트라이악은 게이트(gate) 신호에 의해 도통이 제어되는 방식이며, 브레이크오버 전압 없이도 게이트에 작은 신호를 인가하면 도통하기 때문이다. 반면 다이악은 극자 전압만으로 자동 도통되는 브레이크오버 전압 방식을 사용하므로, 트라이악과 다이악은 도통 제어 방식이 근본적으로 다르다.
트라이악(TRIAC)은 양방향 도통이 가능한 5층 반도체 소자이다.
양방향성은 정확하다.
위상 제어를 통한 평균 전력 제어도 트라이악의 핵심 응용이므로 올바르다.
두 극자 전압의 극성에 따라 도통 방향이 결정되는 것도 트라이악의 작동 원리와 일치한다.

베이스 회로에는 VCC가 RB를 통해 인가되며, 이 전압에서 VBE만큼 강하되므로 $I_b = \dfrac{V_{CC} - V_{BE}}{R_B}$이다. 대입하면 $I_b = \dfrac{6 - 0.6}{300{,}000} = \dfrac{5.4}{300{,}000} = 18\ \mu A$로 계산된다.

정답은 평탄한 기준 레벨 위로 폭이 좁고 뾰족한 양(+) 방향 펄스가 일정 간격으로 솟는 보기이다.
그림 회로에서 콘덴서 C는 저항 R을 거쳐 전원 쪽에서 충전된다. 이미터 E의 전압이 피크점 전압에 이르면 UJT가 도통하고, C의 전하가 E에서 $B_1$ 쪽 저항으로 짧은 시간에 방전된다. 출력 $e_o$ 단자는 $B_1$ 단자와 접지 사이 저항에 연결되며, 이 저항 양단에는 방전 때마다 좁은 양(+)의 펄스가 나타나고 충전 구간에는 기준 레벨에 머문다.
위아래 두 레벨 사이를 곡선으로 오르내리는 보기는 평탄한 기준 레벨 구간이 없다.
높은 레벨에서 아래로 급히 떨어졌다가 비스듬히 오른 뒤 높은 레벨로 되돌아오는 보기는 펄스 방향이 아래쪽(음 방향)이다.
윗변이 오른쪽 아래로 기운 사각 펄스 보기는 펄스 윗부분이 평평한 경사면이며, 폭이 좁고 뾰족한 모양이 아니다.

'수정편 자체를 교체하면 발진 주파수를 가변하기가 쉽다'는 설명은 수정 발진기의 단점을 설명한다. 발진 주파수를 변경하려면 수정편 자체를 교체해야 하므로 가변이 어렵다는 뜻이며, 이는 고정된 주파수만 생성하는 특성이자 제약 사항이다.
Q값이 크다는 수정 진동자의 핵심 특성으로, 높은 Q값이 우수한 주파수 안정도를 가능하게 한다.
예민한 공진 특성은 높은 Q값으로부터 비롯되며 필터로 이용 가능한 특성이다.
주파수 안정도가 매우 안정적인 것도 수정 발진기의 대표적 장점이다.

이 회로는 비안정 멀티바이브레이터(무안정 멀티바이브레이터)로, 발진주파수는 $f = \dfrac{1}{1.4RC}$로 근사 계산한다.
R=10kΩ, C=0.5μF를 대입하면
$RC = 10\times10^3 \times 0.5\times10^{-6} = 5\times10^{-3}$초이므로,
$f = \dfrac{1}{1.4 \times 5\times10^{-3}} = \dfrac{1}{7\times10^{-3}} \approx 143\,Hz$
가 되어 143Hz이다.

정답은 '2 Hz', 즉 $2\ \mathrm{Hz}$이다.
반복 주파수는 반복 주기의 역수이다. $f=\dfrac{1}{T}=\dfrac{1}{0.5\ \mathrm{s}}=2\ \mathrm{Hz}$이고, 펄스폭 $0.2\ \mathrm{s}$는 이 계산에 쓰이지 않는다.
'0.5 Hz'는 반복 주기가 $2\ \mathrm{s}$일 때의 값이다.
'1 Hz'는 반복 주기가 $1\ \mathrm{s}$일 때의 값이다.
'4 Hz'는 반복 주기가 $0.25\ \mathrm{s}$일 때의 값이다.

다이오드 2개를 직렬로 연결하면 각 다이오드의 순방향 전압강하가 누적되어 전체 출력전압이 감소합니다. 이로 인해 역방향 인가 시 각 다이오드에 걸리는 역전압이 분담되므로 단일 다이오드 대비 개별 다이오드가 받는 역전압 크기가 감소하여 과전압으로부터 보호됩니다. 리플전압은 정류 회로의 구조(반파/전파정류)와 필터에 의해 결정되므로 직렬 연결만으로는 변하지 않으며, 순방향 전압강하 증가로 오히려 부하 전류는 감소하므로 과전류 보호와는 무관합니다.

1-address 명령어 형식은 조작부호(Op-code) + 연산레지스터번호 + 간접어드레스지정 + 어드레스로 구성되며, 표에서 두 번째 칸은 연산 대상이 되는 인덱스 레지스터번호를 지정하는 필드이다. 이는 어드레스 계산 시 인덱스 값을 더해 유효 주소를 구하는 데 사용된다.

정답은 'JK 플립플롭의 두입 력 J와 K를 묶어서 1개의 입력상태로 변경하면 D 플립플롭으로 사용할 수 있다.'이다.
J와 K를 묶어 하나의 입력으로 쓰면 입력이 0일 때 출력을 유지하고 1일 때 출력을 반전하며, 이 동작이 T 플립플롭이다. JK 플립플롭을 D 플립플롭으로 쓰는 구성은 J에 D를 넣고 K에 D의 반전값을 넣는 방식이다.
'RS 플립플롭의 두 입력 R=1 이고, S=1 일 때 출력이 정의되지 않는 점을 개선한 것이다.'는 옳은 설명이다. RS 플립플롭은 $R=1,\ S=1$ 입력이 금지 입력이고, JK 플립플롭은 이 조합에서 출력을 반전한다.
'JK 플립플롭의 두 입력 J=1, K=1 일 때 출력상태(Q n+1 )는 반전된다.'는 옳은 설명이다. $J=1,\ K=1$ 입력에서 다음 상태는 현재 출력의 반전값이다.
'JK 플립플롭은 AND 논리회로를 이용하여 RS 플립플롭의 두 출력 상태(Q, $\overline{Q}$)를 입력측으로 궤환시켜서 구성한다.'라는 보기는 옳은 설명이다. JK 플립플롭은 RS 플립플롭 입력단의 두 AND 게이트에 출력 Q와 $\overline{Q}$를 되돌려 넣는 구성이다.

정답은 'Multiplexer'이다.
멀티플렉서는 여러 입력선 가운데 선택 신호가 가리키는 하나를 하나의 출력선으로 내보내는 회로이며, 데이터 선택기라고도 부른다.
'Decoder'는 $n$비트 입력 조합에 따라 $2^n$개 출력선 중 하나를 활성화하는 회로이다.
'Encoder'는 여러 입력선 중 활성화된 하나를 부호화된 출력으로 바꾸는 회로이다.
'Demultiplexer'는 하나의 입력선 신호를 여러 출력선 가운데 하나로 내보내는 분배기이다.

메이저 상태(Major State)는 CPU의 동작을 크게 네 단계로 나누는 구분으로, 인출(Fetch) 사이클, 간접(Indirect) 사이클, 실행(Execute) 사이클로 구성된다. 명령 사이클(Instruction Cycle)은 이러한 메이저 상태들을 포함하는 상위 개념이므로 메이저 상태 자체가 아니라 여러 메이저 상태의 조합을 나타낸다. 따라서 메이저 상태의 수행단계에 포함되지 않는 것은 명령 사이클이다.

정답은 '왼쪽이나 오른쪽으로 1비트 씩 이동시키는 회로이다.'이다.
시프트 회로는 저장된 비트를 클럭 펄스마다 왼쪽 또는 오른쪽으로 한 자리씩 옮기는 회로이다.
'가산 회로에 사용된다.'는 비트를 한 자리씩 옮기는 동작을 담고 있지 않다.
'감산 회로에 사용된다.'는 비트를 한 자리씩 옮기는 동작을 담고 있지 않다.
'1비트 씩 삭제하거나 더해주는 회로이다.'는 비트를 옮기는 동작이 아닌 비트의 삭제와 추가를 서술한다.

정답은 'baud'이다.
보오(baud)는 1초 동안 일어나는 신호 상태 변화의 횟수를 나타내는 단위이다.
'bps'는 1초 동안 전송되는 비트 수를 나타내는 단위이다.
'kbps'는 초당 비트 수에 킬로(k) 접두어를 붙인 단위이다.
'Mbps'는 초당 비트 수에 메가(M) 접두어를 붙인 단위이다.

10진수 26을 8421 BCD 코드로 변환하려면 각 10진 자릿수를 4비트 2진수로 따로 변환해야 한다. 26은 2와 6으로 구성되어 있고, 2는 8421 BCD에서 0010(8×0+4×0+2×1+1×0=2), 6은 0110(8×0+4×1+2×1+1×0=6)이므로 결합하면 0010 0110이다. 8421은 각 비트의 가중치를 나타내며, 이 방식은 각 10진 자릿수를 독립적으로 4비트로 인코딩하는 것이 특징이다.

정답은 '2의 보수'이다.
그림의 레지스터 전송은 $T_1: B \leftarrow \overline{B}$, $T_2: B \leftarrow B+1$, $T_3: A \leftarrow A+B$이다. $T_1$ 단계는 B의 모든 비트를 반전한 1의 보수이고, $T_2$ 단계에서 1을 더한 값이 B의 2의 보수이다. $T_3$ 단계는 이 2의 보수를 A에 더하며, 결과는 $A+(\overline{B}+1)=A-B$이다.
'증가(INCREMENT)'는 1을 더하는 연산이며, 그림에서는 $T_2$ 단계 한 줄에 해당한다.
'가산(ADD)'은 두 값을 더하는 연산이며, 그림에서는 $T_3$ 단계 한 줄에 해당한다.
'보수(COMPLEMENT)'는 비트를 반전하는 연산이며, 그림에서는 $T_1$ 단계 한 줄에 해당한다.

NAND 연산은 AND 연산 결과를 NOT으로 반전시킨 것으로, 입력이 모두 1일 때만 0, 나머지는 1을 출력한다. A=1100, B=0110을 비트별로 NAND 연산하면: (1 NAND 0)=1, (1 NAND 1)=0, (0 NAND 1)=1, (0 NAND 0)=1 이므로 결과는 1011이다.

다이오드 애노드가 입력 A, B에 연결되고 캐소드가 저항 R을 통해 +Vcc에 연결된 구조이다. 입력 중 하나라도 0V(Low)이면 해당 다이오드가 도통되어 출력이 Low로 끌려가고, 모든 입력이 High일 때만 다이오드가 차단되어 출력이 High(Vcc)가 된다. 이는 모든 입력이 1일 때만 출력이 1이 되는 AND 동작이다.

정답은 'ASCⅡ'이다.
ASCII는 American Standard Code for Information Interchange의 약자로, 미국 표준 정보 교환 코드이다.
'BCD'는 10진수 한 자리를 4비트 2진수로 나타내는 코드이다.
'EBCDIC'은 IBM 계열 컴퓨터에서 쓰이는 확장 2진화 10진 코드이다.
'GRAY'는 인접한 두 값 사이에 한 비트만 바뀌는 코드이다.

16진수를 8진수로 변환하려면 2진수를 거쳐야 한다.
3 = 0011, E = 1110, A = 1010이므로 3E.A = 00111110.1010
정수부 00111110을 우측에서 좌측으로 3자리씩 묶으면 00|111|110 = 0|7|6
소수부 1010을 좌측에서 우측으로 3자리씩 묶으면 101|0 = 5|0(부족한 자리는 0으로 채움)
따라서 2진수 00111110.1010 = 8진수 76.5이다.

마우스, 터치 스크린, 디지타이저는 사용자의 명령이나 데이터를 컴퓨터에 전달하는 입력 장치이다. 플로터는 컴퓨터의 출력 데이터를 도면이나 그래픽으로 인쇄하는 출력 장치이므로 입력 장치가 아니다.

정답은 '즉시 주소 방식(Immediate addressing)'이다.
즉시 주소 방식은 오퍼랜드에 데이터 값이 들어 있는 방식이며, 데이터를 얻는 데 기억장치 참조가 없다.
'간접 주소 방식(Indirect addressing)'은 오퍼랜드가 가리키는 곳에 데이터의 주소가 다시 저장된 방식이며, 기억장치를 두 차례 참조한다.
'직접 주소 방식(Direct addressing)'은 오퍼랜드가 데이터의 주소를 나타내는 방식이며, 기억장치를 한 차례 참조한다.
'상대 주소 방식(Relative addressing)'은 프로그램 카운터 값에 오퍼랜드 값을 더한 값을 유효 주소로 삼는 방식이며, 주소 계산 뒤 기억장치를 참조한다.

멀티플렉서 채널과 셀렉터 채널은 I/O 장치의 속도 차이에 따라 구분된다. 셀렉터 채널은 고속 I/O 장치(디스크, 테이프 등)를 한 번에 하나씩 독점적으로 처리하는 방식이고, 멀티플렉서 채널은 저속 I/O 장치(프린터, 카드판독기 등) 여러 개를 시간 분할(타임 슬라이싱)로 동시에 처리하는 방식이다. 따라서 채널 구조의 선택 기준은 연결된 I/O 장치의 속도 특성이다.

정답은 'interrupt'이다.
인터럽트는 주변장치의 요청이 있을 때 CPU가 진행 중이던 작업을 멈추고 그 요청을 처리한 뒤 원래 작업으로 되돌아가는 방식이다.
'isolated I/O'는 입출력 장치를 메모리와 분리된 별도의 주소 공간으로 접근하는 방식이다.
'parallel processing'은 여러 처리장치가 동시에 작업을 수행하는 방식이다.
'DMA'는 CPU를 거치지 않고 기억장치와 입출력장치 사이에서 데이터를 전송하는 방식이다.

주소 변환을 위한 레지스터는 인덱스 레지스터(Index Register)이다. 인덱스 레지스터는 베이스 주소에 오프셋을 더하여 실제 메모리 주소를 계산하는 주소 지정 모드에서 사용되는 레지스터로, 배열 요소 접근 시 인덱스 값을 저장하여 동적으로 주소를 변환한다.
베이스 레지스터는 기준 주소 저장 역할을 한다.
데이터 레지스터는 데이터 저장 역할을 한다.
메모리 어드레서 레지스터는 메모리 접근 시 주소를 전달하는 역할을 한다.
변환 계산 자체를 수행하는 것은 인덱스 레지스터이다.

제어명령은 프로그램의 실행 순서를 제어하는 명령으로, 점프(jump)는 특정 주소로 무조건 또는 조건부로 분기하여 실행 흐름을 변경하는 명령이다. 로드(load)는 메모리에서 데이터를 읽는 데이터 전송 명령, 무브(move)는 데이터를 이동시키는 데이터 전송 명령, 세트(set)는 값을 설정하는 데이터 처리 명령으로 모두 제어명령이 아니다.

정답은 '간접 주소지정방식(Indirect addressing)'이다.
간접 주소지정방식은 오퍼랜드에 데이터의 주소가 아닌, 그 주소가 담긴 기억장소의 주소를 적는 방식이다.
'직접 주소지정방식(Direct addressing)'은 오퍼랜드에 데이터가 저장된 주소를 적는 방식이다.
'상대 주소지정방식(Relative addressing)'은 프로그램 카운터 값에 오퍼랜드 값을 더한 값을 유효 주소로 삼는 방식이다.
'즉시 주소지정방식(Immediate addressing)'은 오퍼랜드에 데이터 값을 넣는 방식이다.

정답은 'GRAY 코드'이다.
숫자·문자를 비트 조합으로 나타내는 자료 표현 코드에는 'BCD 코드'·'EBCDIC 코드'·'ASCⅡ 코드'가 들어 있고, 'GRAY 코드'는 인접한 두 값 사이에 한 비트만 바뀌는 비가중치 코드이며 이 범주에 들지 않는다.
'BCD 코드'는 10진수 한 자리를 4비트로 나타내는 코드이다.
'EBCDIC 코드'는 IBM 계열 컴퓨터에서 문자를 나타내는 확장 2진화 10진 코드이다.
'ASCⅡ 코드'는 미국 표준 정보 교환 코드이다.

BNF(Backus-Naur Form) 표기법에서 ::=은 "정의(definition)"를 의미하는 기호로, 좌측의 비터미널이 우측의 생성 규칙으로 정의됨을 나타낸다. 예를 들어 <숫자> ::= 0|1|2|...와 같이 사용되며, BNF의 핵심 연산자 중 하나다. 보기 1번(#), 2번(&), 4번(@)은 BNF 표기법에서 정의 기호로 사용되지 않는다.

운영체제의 성능평가 기준은 여러 가지가 있는데, 단위시간에 처리하는 일의 양을 의미하는 것은 Throughput(처리량)이다. Throughput은 시간당 완료된 작업의 개수나 양을 나타내며, 높을수록 시스템이 효율적으로 작동하고 있음을 의미한다. Cost는 시스템 운영 비용, Turn Around Time은 작업 제출부터 완료까지의 소요시간, User Interface는 사용자 인터페이스로 성능과 무관한 요소들이다.

로더(loader)의 핵심 기능은 linking(연결), loading(적재), relocation(재배치)이다. Translation은 컴파일러의 기능으로서 소스 코드를 목적 코드로 변환하는 작업이며, 로더의 역할이 아니다. Allocation(할당)은 메모리 공간을 할당하는 로더의 기능에 포함되고, Linking은 여러 목적 모듈을 연결하고, Loading은 메모리에 프로그램을 적재하는 것으로 모두 로더의 기능이다.

정답은 '반환 시간 연장'이다.
운영체제의 목적에는 '사용 가능도 향상'·'신뢰성 향상'·'처리 능력 향상'이 들어 있고, '반환 시간 연장'은 이 목적에 들지 않는다. 반환 시간은 작업을 맡긴 때부터 결과를 얻을 때까지의 시간이며, 운영체제의 목적은 이 시간의 단축이다.
'사용 가능도 향상'은 필요할 때 시스템을 즉시 쓰는 사용 가능도를 높이는 운영체제의 목적이다.
'신뢰성 향상'은 시스템이 주어진 문제를 정확하게 해결하는 신뢰도를 높이는 운영체제의 목적이다.
'처리 능력 향상'은 일정 시간 안에 처리하는 일의 양을 늘리는 운영체제의 목적이다.

원시 프로그램(소스 코드)을 목적 프로그램(목적 코드)으로 직접 번역하는 것은 컴파일러(compiler)의 기능이다. Loader는 목적 프로그램을 메모리에 적재하고, Linker는 여러 목적 프로그램을 연결하며, Operating System은 전체 시스템을 관리하므로 원시 프로그램의 번역 역할을 하지 않는다.

프로그래밍 언어의 해독(번역) 순서는 컴파일러 → 링커 → 로더이다. 컴파일러는 소스 코드를 목적 파일(object file)로 변환하고, 링커는 여러 목적 파일과 라이브러리를 연결하여 실행 파일(executable file)을 만들며, 로더는 실행 파일을 메모리에 적재하여 프로그램을 실행 가능하게 한다.

정답은 '프로그램의 유지보수가 용이하다.'이다.
기계어는 0과 1의 2진수 조합으로 명령과 데이터를 나타내는 언어이고, 기계어 프로그램은 사람이 읽고 고치기 어렵다. '프로그램의 유지보수가 용이하다.'는 옳지 않은 설명이다.
'시스템간 호환성이 낮다.'는 옳은 설명이며, 기계어의 명령 체계는 컴퓨터 기종마다 다르다.
'프로그램의 실행 속도가 빠르다.'는 옳은 설명이며, 기계어는 변환 과정 없이 CPU가 실행한다.
'2진수를 사용하여 데이터를 표현한다.'는 옳은 설명이며, 기계어는 0과 1로 명령과 데이터를 나타낸다.

정답은 '사용자의 성향 및 의도에 따라 기호가 상이하다.'이다.
순서도의 특성에는 '작업의 순서, 데이터의 흐름을 나타낸다.'·'처리 순서를 그림으로 나타낸 것이다.'·'의사전달 수단으로도 사용된다.'가 들어 있고, '사용자의 성향 및 의도에 따라 기호가 상이하다.'는 이 특성에 들지 않는다. 순서도는 표준으로 정해진 기호를 쓰며, 사용자에 따라 기호가 달라지지 않는다.
'작업의 순서, 데이터의 흐름을 나타낸다.'는 순서도의 옳은 설명이다.
'처리 순서를 그림으로 나타낸 것이다.'는 순서도의 옳은 설명이다.
'의사전달 수단으로도 사용된다.'는 순서도의 옳은 설명이다.

정답은 '기계어 → 어셈블리어 → C 언어'이다.
프로그래밍 언어의 수준은 낮은 쪽부터 기계어, 어셈블리어, C 언어와 같은 고급 언어 순으로 놓인다.
'C 언어 → 기계어 → 어셈블리어'는 고급 언어인 C 언어를 가장 낮은 자리에 놓은 나열이다.
'어셈블리어 → 기계어 → C 언어'는 어셈블리어보다 낮은 수준인 기계어를 뒤에 놓은 나열이다.
'어셈블리어 → C 언어 → 기계어'는 가장 낮은 수준인 기계어를 맨 뒤에 놓은 나열이다.

정답은 '급여 계산 프로그램'이다.
시스템 프로그램에는 '로더'·'컴파일러'·'운영체제'가 들어 있고, '급여 계산 프로그램'은 특정 업무를 처리하는 응용 프로그램이며 이 범주에 들지 않는다.
'로더'는 목적 프로그램을 주기억장치에 적재하는 시스템 프로그램이다.
'컴파일러'는 고급 언어 프로그램을 기계어 목적 프로그램으로 바꾸는 시스템 프로그램이다.
'운영체제'는 컴퓨터 자원을 관리하고 사용자와 하드웨어를 중개하는 시스템 프로그램이다.

8×1 멀티플렉서는 8개의 입력 중 하나를 선택하여 출력으로 전달하는 조합회로이다. 필요한 선택선(선택 입력, select line) 개수는 2^n = 8을 만족하는 n값을 구하면 되므로, n = 3이다. 즉, 3개의 선택선으로 2³ = 8가지 경우의 수를 표현할 수 있어 8개 입력 중 정확히 하나를 선택할 수 있다.

2진수를 그레이 부호로 변환할 때 첫 번째 비트는 그대로 쓰고, 이후 비트는 원래 2진수의 인접한 두 비트를 차례로 XOR한다. $1\ 1\ 1\ 0 \rightarrow 1,\ 1\oplus1=0,\ 1\oplus1=0,\ 1\oplus0=1$이므로 그레이 부호는 1001이다.

조합논리 회로 설계 단계를 옳게 나열한 것은 'ㄴ → ㄱ → ㄹ → ㄷ'이다.
그림에 제시된 단계는 카르노 맵 표현(ㄱ), 진리표 작성(ㄴ), 논리 회로 작성(ㄷ), 논리식의 간소화(ㄹ)이다. 설계는 진리표 작성, 카르노 맵 표현, 논리식의 간소화, 논리 회로 작성 순서이며, 진리표의 출력으로 카르노 맵을 그리고 카르노 맵에서 간소화한 논리식을 게이트로 옮긴 것이 논리 회로이다.
'ㄴ → ㄱ → ㄷ → ㄹ'은 논리 회로 작성을 논리식의 간소화보다 앞에 둔 순서이다.
'ㄱ → ㄴ → ㄷ → ㄹ'은 카르노 맵 표현을 진리표 작성보다 앞에 두고, 논리 회로 작성을 논리식의 간소화보다 앞에 둔 순서이다.
'ㄱ → ㄴ → ㄹ → ㄷ'은 카르노 맵 표현을 진리표 작성보다 앞에 둔 순서이다.

빠른 순서로 옳게 나열한 것은 레지스터, 캐시 기억장치, RAM, 하드 디스크 순으로 나열한 보기이다.
그림에 제시된 장치는 레지스터, 하드 디스크, RAM, 캐시 기억장치이다. 기억 계층에서 접근 속도는 CPU 내부의 레지스터가 가장 빠르고, 캐시 기억장치, 주기억장치인 RAM, 보조기억장치인 하드 디스크 순으로 느려진다.
레지스터, 하드 디스크, RAM, 캐시 기억장치 순으로 나열한 보기는 하드 디스크를 RAM과 캐시 기억장치보다 앞에 둔 순서이다.
RAM, 캐시 기억장치, 하드 디스크, 레지스터 순으로 나열한 보기는 RAM을 캐시 기억장치보다 앞에, 레지스터를 맨 뒤에 둔 순서이다.
RAM, 하드 디스크, 캐시 기억장치, 레지스터 순으로 나열한 보기는 하드 디스크를 캐시 기억장치보다 앞에, 레지스터를 맨 뒤에 둔 순서이다.

분배 법칙을 올바르게 표현한 것은 'A + B · C = (A + B) · (A + C)'이다.
불 대수의 분배 법칙은 $A\cdot(B+C)=A\cdot B+A\cdot C$ 식과 $A+B\cdot C=(A+B)\cdot(A+C)$ 식의 두 형태이다. 에이(A)가 0이면 둘째 식의 양변은 모두 $B\cdot C$ 값이고, 에이(A)가 1이면 양변은 모두 1이다.
$A+\overline{A}=1$ 식을 나타낸 보기는 보수 법칙이다.
'A + B = B + A'는 교환 법칙이다.
'A + (B + C) = (A + B) + C'는 결합 법칙이다.

정답은 '병렬 시프트 레지스터는 모든 비트를 클럭펄스에 의해 새로운 데이터로 순차적으로 바꾸어 주는 것이다.'이다.
병렬 시프트 레지스터는 클럭 펄스 한 번에 모든 비트가 동시에 새로운 데이터로 바뀌는 레지스터이며, 비트가 순차적으로 바뀌지 않는다.
'직렬 시프트 레지스터는 입력된 데이터가 한 비트씩 직렬로 이동된다.'는 직렬 시프트 레지스터의 옳은 설명이다.
'링 계수기는 시프트 레지스터의 출력을 입력쪽에 궤한 시킴으로써, 클럭 펄스가 가해지는한 같은 2진수 레지스터 내부에서 순환하도록 만든 것이다.'는 링 계수기의 옳은 설명이다(궤한은 궤환, 가해지는한은 가해지는 한).
'시프트 계수기는 직렬 시프트 레지스터를 역궤환 시켜 만든 것으로 존슨 계수기라고도 한다.'는 시프트 계수기(존슨 계수기)의 옳은 설명이다.

비동기형(리플) 카운터는 이전 플립플롭의 출력이 다음 플립플롭의 클록 입력으로 연결되어 순차적으로 동작하므로, 모든 플립플롭 상태가 동시에 변하지 않는다. 반면 회로 구성이 간단하고(2번 참), 입력 클록이 모든 단계의 플립플롭에 도달하는 데 시간이 걸려 전체 동작시간이 동기형보다 길며(3번 참), 토글 기능이 필요하므로 T형이나 JK 플립플롭을 주로 사용한다(4번 참). 따라서 1번이 옳지 않다.

D 플립플롭은 클록이 들어올 때 입력 D의 값을 그대로 출력에 옮긴다. 따라서 특성식은 $Q_{n+1}=D$이며, 출력은 D로 표시된다.

정답은 '16', 즉 $16$이다.
해독기는 입력이 $n$개일 때 출력이 최대 $2^n$개이다. 입력이 $4$개이면 $2^4=16$이다.
'8'은 입력이 $3$개일 때의 최대 출력 수 $2^3=8$이다.
'32'는 입력이 $5$개일 때의 최대 출력 수 $2^5=32$이다.
'64'는 입력이 $6$개일 때의 최대 출력 수 $2^6=64$이다.

정답은 '4', 즉 $4$이다.
10진수 계수기는 $0$부터 $9$까지 $10$가지 상태를 나타낸다. $2^3=8$은 $10$보다 작고 $2^4=16$은 $10$ 이상이며, 필요한 플립플롭은 $4$개이다.
'1'은 상태 수가 $2^1=2$가지인 플립플롭 개수이다.
'2'는 상태 수가 $2^2=4$가지인 플립플롭 개수이다.
'8'은 상태 수가 $2^8=256$가지인 플립플롭 개수이며, $10$가지 상태에 필요한 최소 개수 $4$보다 많다.

간소화한 결과는 'A + B'이다.
그림의 논리식은 $Y=A+\overline{A}B$ 형태이다.
분배 법칙을 쓰면 $A+\overline{A}B=(A+\overline{A})(A+B)$ 식이다.
$A+\overline{A}=1$ 식을 대입하면 $Y=1\cdot(A+B)=A+B$ 결과이다.
'A'는 에이(A)가 0, 비(B)가 1일 때 0이며, 원식은 이때 1이다.
'B'는 에이(A)가 1, 비(B)가 0일 때 0이며, 원식은 이때 1이다.
'A · B'는 에이(A)가 1, 비(B)가 0일 때 0이며, 원식은 이때 1이다.

2진수 0.1111은 각 자리를 2의 음수 제곱으로 전개하여 계산한다: $2^{-1}+2^{-2}+2^{-3}+2^{-4} = 0.5+0.25+0.125+0.0625$. 이를 모두 더하면 0.9375가 되어 정답은 1번이다.

정답은 '1 – 1 = 1'이다.
2진수 뺄셈에서 $1-1=0$이며, '1 – 1 = 1'은 우변이 $0$이 아닌 틀린 등식이다.
'0 + 1 = 1'은 2진수 덧셈 $0+1=1$과 같은 옳은 등식이다.
'1 – 0 = 1'은 2진수 뺄셈 $1-0=1$과 같은 옳은 등식이다.
'1 + 1 = 0, C(자리올림) 발생'은 2진수 덧셈 $1+1=10_{(2)}$의 합 자리 $0$과 자리올림 $1$을 나타낸 옳은 설명이다.

파형에 맞는 게이트는 'OR'이다.
그림의 구간별 입력과 출력은 $(A,B,Y)=(0,0,0),(0,1,1),(1,0,1),(1,1,1),(0,0,0)$ 순서이다. 출력은 입력 중 하나라도 1이면 1이고, 두 입력이 모두 0인 구간에서만 0이다.
'AND'는 에이(A)가 0이고 비(B)가 1인 구간의 출력이 0인 게이트이며, 그림에서 이 구간의 와이(Y)는 1이다.
'NOT'은 입력이 하나인 게이트이며, 그림의 입력은 에이(A)와 비(B) 두 개이고 첫 구간에서 에이(A)가 0일 때 와이(Y)도 0이다.
'XOR'는 두 입력이 모두 1인 구간의 출력이 0인 게이트이며, 그림에서 이 구간의 와이(Y)는 1이다.

정답은 '광안정 멀티바이브레이터'이다.
회로의 안정 상태에 따른 멀티바이브레이터에는 '비안정 멀티바이브레이터'·'단안정 멀티바이브레이터'·'쌍안정 멀티바이브레이터'가 들어 있고, '광안정 멀티바이브레이터'는 이 분류에 들지 않는다.
'비안정 멀티바이브레이터'는 안정 상태가 없는 멀티바이브레이터이다.
'단안정 멀티바이브레이터'는 안정 상태가 하나인 멀티바이브레이터이다.
'쌍안정 멀티바이브레이터'는 안정 상태가 둘인 멀티바이브레이터이다.

정답은 '순서 논리회로'이다.
순서 논리회로는 현재 입력값과 이전 상태에 따라 출력이 정해지는 논리 회로이며, 이전 상태를 저장하는 기억 소자(플립플롭)를 갖는다.
'불 회로'는 현재와 이전 입력 상태로 출력이 정해지는 논리 회로의 명칭이 아니다.
'유도 회로'는 현재와 이전 입력 상태로 출력이 정해지는 논리 회로의 명칭이 아니다.
'조합 논리회로'는 현재 입력값만으로 출력이 정해지는 논리 회로이다.

마스터 슬레이브 플립플롭은 마스터와 슬레이브 두 개의 래치를 시계신호의 반대 위상으로 동작시켜, 한 번에 하나의 래치만 활성화되도록 구성한다. 이를 통해 클록 펄스 동안 입력이 변해도 출력은 클록의 상승(또는 하강) 엣지에서만 한 번만 변화하므로, 동일 클록 사이클 내 피드백에 의한 출력 진동(폭주/Race Around)을 방지할 수 있다.
동기화는 일반 플립플롭도 가능하다.
처리 시간은 마스터-슬레이브 구조로 인해 오히려 증가한다.
게이트 수도 두 배 이상 필요하다.
따라서 이들은 장점이 아니다.

회로의 출력 f는 $A(\overline{A}+B)$ 식이다.
그림에서 입력 A는 분기점에서 두 갈래이다. 한 갈래는 AND 게이트 입력이고, 다른 갈래는 NOT 게이트를 거친 뒤 OR 게이트 입력이다. OR 게이트의 다른 입력은 B이고, OR 게이트 출력이 AND 게이트의 둘째 입력이다.
OR 게이트 출력은 $\overline{A}+B$ 값이다.
AND 게이트 출력은 $f=A(\overline{A}+B)$ 값이다.
$A(\overline{A}+\overline{B})$ 식은 비(B)에도 부정 막대가 있으며, 그림에서 비(B)는 NOT 게이트 없이 OR 게이트로 들어간다.
$\overline{A}(\overline{A}+B)$ 식은 AND 게이트 쪽 에이(A)에도 부정 막대가 있으며, 그림에서 AND 게이트로 가는 갈래에는 NOT 게이트가 없다.
$\overline{A}(A+B)$ 식은 AND 게이트 쪽 에이(A)에 부정 막대가 있고 OR 게이트 쪽 에이(A)에는 없으며, 그림의 NOT 게이트는 OR 게이트로 가는 갈래에 있다.

정답은 '배타적 OR 1개, AND 1개'이다.
반가산기의 합은 $S=A\oplus B$, 자리올림은 $C=AB$이며, 합은 배타적 OR(XOR) 게이트 1개, 자리올림은 AND 게이트 1개로 얻는다.
'배타적 OR 2개, OR 1개'는 자리올림 $C=AB$를 만드는 AND 게이트가 없는 조합이다.
'배타적 NOR 1개, NAND 1개'는 출력이 $\overline{A\oplus B}$와 $\overline{AB}$로, 합과 자리올림을 반전한 값이 나오는 조합이다.
'배타적 OR 1개, AND 1개, NOT 1개'는 반가산기에 필요하지 않은 NOT 게이트가 더 들어간 조합이다.

외부 신호가 들어오기 전까지 현재 상태를 유지하는 특성을 메모리 기능이라 하며, 이를 갖춘 회로가 래치 회로다. 래치는 SET·RESET 신호에 의해 상태가 변하기 전까지 이전 출력 상태를 기억하고 유지하는 기본 메모리 소자로, 다중 게이트로 구성된 피드백 루프를 통해 안정한 상태를 자체적으로 보존한다.
구형파·사인파 회로는 특정 주파수의 신호를 발생시키는 발진기이다.
시미트 트리거는 입력 신호의 크기 변화에 따라 출력이 스위칭되는 비교 회로이다.
이들은 상태 유지 목적이 아니다.