다음 중 핀치 오프 전압을 가장 잘 설명한 것은? | [정보통신기능사 필기] 08년 1회차 기출문제 상세 페이지

정답은 '드레인 전류가 0 일때의 게이트 – 소스 간의 전압'이다.
JFET에서 게이트 역바이어스가 클수록 공핍층이 넓고, 채널이 완전히 막히는 게이트–소스 전압이 핀치 오프 전압이며 그 상태의 드레인 전류는 0이다.
'게이트 전류가 0 일때의 드레인 – 소스 간의 전압'은 옳지 않으며, 역바이어스된 JFET 게이트 전류는 동작 영역 전체에서 0에 가깝고 핀치 오프 판별 조건으로 쓰이지 않는다.
'드레인 전류가 0 일때의 게이트 – 드레인 간의 전압'은 옳지 않으며, 드레인 전류가 0인 차단 상태의 판별 전압은 게이트와 소스 사이에 걸리는 값이다.
'드레인 전류가 0 일때의 드레인 - 소스 간의 전압'은 옳지 않으며, 드레인 전류를 제어하는 입력 전압은 게이트–소스 전압이고 드레인–소스 전압은 출력 쪽 전압이다.