다음의 연산증폭기 회로에서 출력전압 V0를 나타내는 식은? (단, Vi… | [전기기사 필기] 15년 2회차 기출문제 상세 페이지

그림에서 입력 Vi는 2 F 커패시터를 거쳐 반전 입력단으로 들어가고, 6 Ω 저항이 출력과 반전 입력 사이를 잇는 되먹임 소자이며 비반전 입력은 접지되어 있다.
가상 접지에 의해 반전 입력도 0 V이므로 커패시터에 흐르는 전류 $i=C\frac{dV_i}{dt}$가 그대로 되먹임 저항으로 흐른다.
따라서 $V_0=-Ri=-RC\frac{dV_i}{dt}$이고, $RC=6\times 2=12$이므로 $V_0=-12\frac{dV_i}{dt}$가 된다.
즉 이 회로는 입력을 미분해 부호를 뒤집는 미분기이다.