아래의 CMOS 논리회로에서 입력 신호(A, B, C, D)와 출력 함… | [국회직 9급 전자공학개론] 17년 1회차 기출문제 상세 페이지

1[국회직 9급 전자공학개론] 17년 1회차

아래의 CMOS 논리회로에서 입력 신호(A, B, C, D)와 출력 함수 Y의 관계를 표현한 식으로 옳은 것은?

 $Y = {\bar{( A + B + C ) \bullet D}}$

 $Y = {\bar{( A \bullet B \bullet C \, ) \, + \, D}}$

 $Y = {\bar{( A \bullet B \bullet C \, )}} \, + \, {\bar{D}}$

 $Y = {\bar{( A + B + C )}} \bullet {\bar{D}}$

 $Y = {\bar{( A + B + C \, ) \,}} + D$

해설

NMOS 풀다운망을 읽으면 출력은  $Y=\overline{(A+B+C)\cdot D}$ 이다.
A, B, C의 NMOS는 병렬이어서 OR이 되고, 이 묶음이 D의 NMOS와 직렬이어서 AND가 된다. 풀다운망이 도통할 때 Y가 0이므로 전체에 반전이 붙는다. PMOS 풀업망도 A·B·C 직렬과 D의 병렬로 쌍대 관계가 맞다.
 $\overline{(A\cdot B\cdot C)+D}$ : A, B, C의 NMOS가 직렬이고 그 묶음이 D와 병렬일 때의 식이다.
 $\overline{(A\cdot B\cdot C)}+\overline{D}$ : 네 입력의 NAND와 같아서 NMOS 네 개가 모두 직렬이어야 한다.
 $\overline{(A+B+C)}\cdot\overline{D}$ : 네 입력의 NOR와 같아서 NMOS 네 개가 모두 병렬이어야 한다.
 $\overline{(A+B+C)}+D$ : A=1, D=1이면 이 식은 1이지만 회로는 풀다운망이 도통해 0을 출력한다.

오류나 개정된 내용이 보이면 알려주세요

이어서 풀어보기

[국회직 9급 전자공학개론] 17년 1회차 20문항 이어서 보기문제·정답·해설을 한 페이지에서 이어서 볼 수 있어요

비슷한 기출

국회직 9급 전자공학개론 기출문제 암기장 전체 보기

💬 자격증 스터디 커뮤니티헷갈리는 문제, 같이 준비하는 사람들에게 물어보세요

→