다음 그림과 같은 연산증폭기 회로에서 출력전압 {\mathbf{V}}_… | [국회직 9급 전자공학개론] 21년 1회차 기출문제 상세 페이지

출력전압은 $-3\,\mathrm{V}$이다.
$U_{1}$의 비반전 입력은 전류가 없어 $0\,\mathrm{V}$이고, 가상단락으로 반전 입력도 $0\,\mathrm{V}$이다. 전류원의 $3\,\mathrm{mA}$는 전부 $1\,\mathrm{k\Omega}$을 지나 출력으로 흐른다.
$V_{U1}=0-3\,\mathrm{mA}\times 1\,\mathrm{k\Omega}=-3\,\mathrm{V}$
$3\,\mathrm{V}$ 전원은 위쪽이 음극이고 $3\,\mathrm{k\Omega}$에 전류가 없으므로 $U_{2}$의 두 입력은 $-3\,\mathrm{V}$이다. $10\,\mathrm{k\Omega}$ 양단이 같은 전위라 전류가 0이고 $5\,\mathrm{k\Omega}$의 전압강하도 0이다.
$V_{o}=-3\,\mathrm{V}$
-6 V: $U_{1}$ 출력을 $+3\,\mathrm{V}$로 잘못 잡은 값이다.
0 V: $5\,\mathrm{k\Omega}$에 전류가 흘러야 하는데 $10\,\mathrm{k\Omega}$의 전류가 0이므로 KCL에 어긋난다.
3 V: $U_{1}$ 출력과 $3\,\mathrm{V}$ 전원의 극성을 모두 반대로 본 값이다.
6 V: $3\,\mathrm{V}$ 전원의 극성만 반대로 보아 $V_{+}=+3\,\mathrm{V}$로 계산한 값이다.