모두CBT

간격이 d이고 도체판의 면적이 A인 두 평행판으로 만들어진 커패시터에 … | [9급 지방직 고졸경채 전기이론] 17년 1회차 기출문제 상세 페이지

1[9급 지방직 고졸경채 전기이론] 17년 1회차
간격이 dd이고 도체판의 면적이 AA인 두 평행판으로 만들어진 커패시터에 대한 설명으로 옳은 것은?
1
두 평행판의 면적 AA를 크게 하면 커패시턴스가 감소한다.
2
두 평행판 사이의 거리 dd를 짧게 하면 커패시턴스가 증가한다.
3
두 개의 커패시터를 직렬보다 병렬로 연결하면 커패시턴스가 감소한다.
4
두 평행판 사이에 유전율이 작은 물질을 사용하면 커패시턴스가 증가한다.
해설

두 평행판 사이의 거리를 짧게 하면 커패시턴스가 증가한다.

평행판 커패시터는 C=εAdC=\dfrac{\varepsilon A}{d}로, 면적·유전율에 비례하고 간격에 반비례한다.

  • 평행판 면적을 크게 하면 커패시턴스는 감소하지 않고 증가한다.
  • 병렬 합성 커패시턴스는 C1+C2C_1+C_2로 직렬보다 크므로, 병렬로 바꾸면 감소가 아니라 증가한다.
  • 유전율이 작은 물질을 넣으면 커패시턴스는 증가하지 않고 감소한다.

오류나 개정된 내용이 보이면 알려주세요

이어서 풀어보기

[9급 지방직 고졸경채 전기이론] 17년 1회차 20문항 이어서 보기문제·정답·해설을 한 페이지에서 이어서 볼 수 있어요9급 지방직 고졸경채 전기이론 기출문제 암기장 전체 보기