다음 연산증폭기 회로의 출력전압 v_o(t)[V]는? (단, 연산증폭기… | [7급 국가직 회로이론] 23년 1회차 기출문제 상세 페이지

비반전 단자 전압을 구해 반전 단자에 KCL을 적용하면 $v_o=-5\,\mathrm{V}$이다.
4mA 전원 마디를 $v_A$, 비반전 단자를 $v_B$라 하면(단위 kΩ·mA·V)
$v_A-v_B=\dfrac{v_B}{10}\Rightarrow v_A=1.1v_B$
$4=v_A+(v_A-v_B)=1.2v_B\Rightarrow v_B=\dfrac{10}{3}\,\mathrm{V}$
가상 단락으로 반전 단자도 $\dfrac{10}{3}\,\mathrm{V}$이다.
$\dfrac{5-10/3}{4}=\dfrac{10/3-v_o}{20}\Rightarrow v_o=\dfrac{10}{3}-\dfrac{25}{3}=-5\,\mathrm{V}$
5 V는 크기는 같지만 부호가 반대다. 4kΩ에서 반전 단자로 전류가 들어오므로 출력은 반전 단자보다 낮아야 한다.
−4 V이면 20kΩ 전류가 $\dfrac{10/3+4}{20}\approx 0.37\,\mathrm{mA}$로 4kΩ 전류 $\dfrac{5-10/3}{4}\approx 0.42\,\mathrm{mA}$와 같지 않다.
4 V이면 20kΩ 전류의 방향부터 반대가 되어 KCL을 만족하지 않는다.