연산증폭기에 대한 설명으로 옳지 않은 것은? | [7급 국가직 회로이론] 24년 1회차 기출문제 상세 페이지
1[7급 국가직 회로이론] 24년 1회차
연산증폭기에 대한 설명으로 옳지 않은 것은?
1
이상적인 연산증폭기는 두 입력단자 중 어느 단자에도 전류가 흐르지 않는다.
2
이상적인 연산증폭기의 입력저항은 무한대이고, 출력저항은 0이며, 폐루프(closed loop) 이득은 무한대이다.
3
공통모드 이득에 대한 차동모드 이득의 비를 공통모드제거비 (common mode rejection ratio: CMRR)라고 한다.
4
실제 연산증폭기에서 두 입력단자를 단락시켰을 때 0이 아닌 출력전압을 오프셋 전압(offset voltage)이라고 한다.
해설
옳지 않은 설명은 이상적인 연산증폭기의 폐루프 이득이 무한대라는 내용이다. 무한대인 것은 귀환을 걸지 않은 개루프 이득이다.
폐루프 이득은 외부 귀환 소자로 정해지는 유한한 값이며(예: 반전 증폭기 ), 개루프 이득이 무한대이므로 두 입력단자 전압이 같아지는 가상단락이 성립한다.
- 입력저항이 무한대이므로 두 입력단자에 흐르는 전류는 0이다 — 옳은 설명이다.
- CMRR은 공통모드 이득에 대한 차동모드 이득의 비 로 정의한다 — 옳은 설명이다.
- 실제 소자는 내부 불평형 때문에 두 입력을 단락해도 출력이 0이 되지 않으며, 이를 오프셋 전압이라 한다 — 옳은 설명이다.
오류나 개정된 내용이 보이면 알려주세요