다음은 SR 플립플롭을 사용한 4비트 시프트 레지스터이다. 그림과같은 … | [7급 국가직 전자회로] 26년 1회차 기출문제 상세 페이지
1[7급 국가직 전자회로] 26년 1회차
다음은 SR 플립플롭을 사용한 4비트 시프트 레지스터이다. 그림과
같은 입력 조건일 때 T1 시점에서 출력 는? (단, 초기에
각 플립플롭의 상태 는 0101이며, 각 플립플롭의 상태변화
시 지연은 없다)
1
1000
2
0100
3
1010
4
1101
해설
T1 시점의 출력 는 1010이다.
클록 입력에 버블이 있어 각 플립플롭은 하강 에지에서 동작하며, S=X, R=X의 반전이므로 매 하강 에지마다 X가 q로 들어가고 나머지는 한 칸씩 이동한다. T1 이전 하강 에지는 세 차례다.
초기 0101 → 첫째(X=1) 1010 → 둘째(X=0) 0101 → 셋째(X=1) 1010. T1은 넷째 펄스의 High 구간이라 아직 변하지 않는다.
- 1000, 0100은 초기값 0101에서 하강 에지 세 번의 시프트를 따라가면 나올 수 없는 값이다.
- 1101은 상승 에지에서 동작한다고 보고 구한 결과와 같다.
오류나 개정된 내용이 보이면 알려주세요