다음과 같은 이상적인 연산증폭기를 이용한 회로에서 전압이득의최댓값과 최… | [7급 국가직 전자회로] 26년 1회차 기출문제 상세 페이지
1[7급 국가직 전자회로] 26년 1회차
다음과 같은 이상적인 연산증폭기를 이용한 회로에서 전압이득의
최댓값과 최솟값의 차는? (단, n채널 JFET의 게이트 입력전압은
0 [V]에서 차단전압 까지 변화한다)
1
10
2
20
3
30
4
40
해설
전압이득의 최댓값과 최솟값의 차는 10이다.
비반전 증폭기의 궤환 저항은 100 kΩ이고, 접지 측 저항은 10 kΩ과 (10 kΩ+JFET 채널)의 병렬이다.
게이트 0 V(JFET 도통, 채널 저항≈0): ,
게이트 (JFET 차단): ,
- 20은 비반전 이득의 1을 빼고 도통 시 저항비만 본 값이다.
- 30, 40은 접지 측 저항 변화 폭을 과대하게 잡은 값으로 회로 저항과 맞지 않는다.
오류나 개정된 내용이 보이면 알려주세요
