JFET에 대한 설명으로 옳은 것은? | [9급 국가직 전자공학개론] 24년 1회차 기출문제 상세 페이지
1[9급 국가직 전자공학개론] 24년 1회차
JFET에 대한 설명으로 옳은 것은?
1
드레인 전류 ID는 게이트와 소스 사이의 전압 VGS의 영향을 받지 않는다.
2
JFET의 채널 양 끝은 드레인과 소스이다.
3
핀치－오프 전압에서의 드레인 전류 ID는 0이다.
4
n채널 JFET의 n형 영역은 게이트와 연결되어 있다.
해설
JFET의 채널 양 끝은 드레인과 소스이므로 이 진술이 옳다.
JFET은 반도체 막대(채널)의 양 끝에 드레인과 소스 전극을 달고, 채널 옆면에 반대 형의 게이트 영역을 만든 구조이다. 게이트-소스 역바이어스로 공핍층 폭을 바꿔 채널 전류를 제어한다.
- 드레인 전류는 에 따라 변하며, 이것이 JFET 증폭 작용의 원리이다.
- 드레인-소스 전압이 핀치오프 전압에 이르면 드레인 전류는 0이 되는 것이 아니라 거의 일정한 포화 값이 된다. 전류가 0이 되는 것은 가 차단 전압에 이를 때이다.
- n채널 JFET에서 n형 영역은 채널(드레인·소스)이고, 게이트는 p형 영역이다.
오류나 개정된 내용이 보이면 알려주세요