그림과 같은 회로는? | [철도신호기사 필기] 11년 2회차 기출문제 상세 페이지

두 입력 A, B만으로 합 S와 자리올림 C를 각각 하나씩 만들어 내는 반가산기(half adder) 회로다.
그림에서 S는 입력측에 곡선이 하나 더 붙은 배타적 논리합(XOR) 게이트의 출력이므로 $S=A\oplus B=\overline{A}B+A\overline{B}$이고, C는 아래쪽 AND 게이트의 출력이므로 $C=A\cdot B$다. A, B는 각각 분기점에서 갈라져 위쪽 XOR와 아래쪽 AND에 동시에 들어간다.
진리표로 확인하면 (0,0)→S=0·C=0, (0,1)과 (1,0)→S=1·C=0, (1,1)→S=0·C=1로 1비트 이진 덧셈 결과와 정확히 일치한다.
나머지 보기와의 차이는 다음과 같다.
전가산기라면 아랫자리에서 올라온 자리올림까지 받아 입력이 3개여야 하는데, 이 회로의 입력은 A, B 둘뿐이다.
반감산기·전감산기라면 빌림 출력이 $\overline{A}B$ 꼴이어서 AND 게이트 한쪽 입력에 인버터(반전 표시)가 붙어야 하는데 그림에는 반전 기호가 전혀 없다.