[9급 국가직 전자공학개론] 12년 1회차 기출문제 정답·해설 페이지

간략화한 논리식은 $A'B'C'+BD+B'D'$이다.
맵의 1을 다음처럼 묶는다(행이 CD, 열이 AB).
네 모서리(AB = 00·10, CD = 00·10): $B'D'$
가운데 네 칸(AB = 01·11, CD = 01·11): $BD$
AB = 00 열의 CD = 00·01: $A'B'C'$
AB = 10, CD = 01 칸과 AB = 00, CD = 11 칸은 0이므로 더 크게 묶을 수 없다.

MOSFET 드레인 전류는 온도의 영향을 받으므로, 영향을 받지 않는다는 설명이 옳지 않다.
온도가 오르면 캐리어 이동도가 감소하고 문턱전압도 변해 드레인 전류가 달라진다.
전류는 $\dfrac{W}{L}$에 비례하므로 채널 길이가 작아지면 증가한다.
포화영역에서는 $V_{DS}$가 커질수록 핀치오프점이 소스 쪽으로 이동해 유효 채널 길이가 줄어든다(채널 길이 변조).
소스-바디 전압 $V_{SB}$가 커지면 몸체 효과로 문턱전압이 증가한다.

테브난 전압은 2.5 V, 테브난 저항은 $\dfrac{20}{3}\,\mathrm{k\Omega}$이다.
왼쪽 부분을 먼저 등가화하면 $V_1=15\times\dfrac{20}{20+20}=7.5\,\mathrm{V}$, $R_1=20\parallel20=10\,\mathrm{k\Omega}$이다.
여기에 10 kΩ 직렬 → 출력단 10 kΩ 병렬이므로
$V_{TH}=7.5\times\dfrac{10}{10+10+10}=2.5\,\mathrm{V}$, $R_{TH}=(10+10)\parallel10=\dfrac{20}{3}\,\mathrm{k\Omega}$

정전용량을 2배로 하려면 금속판 면적을 2배로 늘리면 된다.
평행판 커패시터의 정전용량은 $C=\dfrac{\varepsilon A}{d}$이므로 면적에 비례한다.
거리 d를 2배로 하면 용량은 1/2이 된다.
유전율을 1/2로 하면 용량도 1/2이 된다.
면적과 거리를 함께 2배로 하면 용량은 변하지 않는다.

PCM 비트율은 50 kbps이다.
나이퀴스트율은 최고 주파수의 2배: $f_s=2\times5\,\mathrm{kHz}=10\,\mathrm{kHz}$
24레벨을 표현하려면 $2^4=16\lt24\le2^5=32$이므로 표본당 5비트가 필요하다.
$10\,\mathrm{kHz}\times5=50\,\mathrm{kbps}$

20 kΩ에 흐르는 전류는 0.1 mA이다.
연산증폭기는 10 kΩ·10 kΩ의 비반전 증폭기이므로 출력은 $2V_+$이다.
비반전 단자 노드 KCL: $\dfrac{V_i-V_+}{100\,\mathrm{k}}+\dfrac{2V_+-V_+}{100\,\mathrm{k}}=\dfrac{V_+}{20\,\mathrm{k}}$에서 $V_+$ 항이 상쇄되어 $I_L=\dfrac{V_i}{100\,\mathrm{k}}$이다.
$I_L=\dfrac{10}{100\,\mathrm{k}}=0.1\,\mathrm{mA}$로, 부하와 무관한 하울랜드 전류원이다.

이 회로는 AND 두 개의 출력을 NOR한 게이트($F=\overline{AB+CD}$)와 같다.
풀다운 NMOS는 A·B 직렬 경로와 C·D 직렬 경로가 병렬이므로, $AB+CD=1$일 때 출력이 0이 된다.
풀업 PMOS는 (A∥B)와 (C∥D)의 직렬로 상보 구조이다. 따라서 $F=\overline{AB+CD}$(AOI 게이트)이다.
OR 두 개 → NOR: $\overline{A+B+C+D}$로 다르다.
OR 두 개 → NAND: $\overline{(A+B)(C+D)}$로 다르다.
AND 두 개 → NAND: $\overline{ABCD}$로 다르다.

논리식을 간단히 하면 0이다.
앞의 두 항: $(A+B)(A+\overline{B})=A+B\overline{B}=A$
뒤의 두 항: $(\overline{A}+B)(\overline{A}+\overline{B})=\overline{A}$
따라서 $A\cdot\overline{A}=0$이다. 두 변수의 모든 최대항을 곱한 것이므로 항상 0이 된다.

옳지 않은 것은 ㄱ, ㄴ이다.
ㄱ: LED는 금속-반도체 접합이 아니라 갈륨비소 등 화합물 반도체의 pn 접합 소자이다. 금속-반도체 접합은 쇼트키 다이오드이다.
ㄴ: 전자와 정공의 재결합으로 빛이 나오는 것은 순방향 바이어스일 때이다. 또한 실리콘은 간접 천이형이라 발광 효율이 낮아 LED 재료로 쓰지 않는다.
ㄷ(포토다이오드와 반대 기능)과 ㄹ(발광량은 재결합량, 즉 순방향 전류에 비례)은 옳다.

변조지수는 0.8, 반송파 전력 비율은 $R=\dfrac{2}{m^2+2}$이다.
포락선의 최댓값 18 V, 최솟값 2 V에서
$m=\dfrac{V_{max}-V_{min}}{V_{max}+V_{min}}=\dfrac{18-2}{18+2}=0.8$
총 전력은 $P_t=P_c\left(1+\dfrac{m^2}{2}\right)$이므로 $R=\dfrac{P_c}{P_t}=\dfrac{1}{1+m^2/2}=\dfrac{2}{m^2+2}$이다.

QAM은 ASK와 PSK를 혼합한 방식이다.
서로 직교하는 두 반송파(cos, sin)를 각각 진폭 변조해 합치므로, 결과 신호는 진폭과 위상이 함께 변한다. 성상도에서 점들이 서로 다른 크기와 각도에 배치된다.
ASK와 FSK의 혼합: QAM은 주파수를 바꾸지 않으므로 FSK 성분이 없다.
FSK의 일종: QAM의 반송파 주파수는 고정되어 있다.
FSK와 PSK의 혼합: 위상과 함께 변하는 것은 주파수가 아니라 진폭이다.

이 발진기는 클랩 발진기이다.
탱크 회로가 중간이 접지된 두 커패시터(용량성 분압 귀환)와, 인덕터에 직렬로 연결된 커패시터로 이루어져 있다.
콜피츠 발진기: 두 커패시터와 인덕터만 있고, 인덕터에 직렬 커패시터가 없다.
하틀리 발진기: 탭 인덕터(두 인덕터)로 귀환한다.
이완 발진기: LC 공진이 아니라 RC 충방전·스위칭으로 구형파·톱니파를 만든다.

$\mathrm{V}_{CE}$는 약 6 V이다.
β가 매우 크므로 베이스 전압은 5 V 그대로이고 $V_E=5-0.7=4.3\,\mathrm{V}$, $I_E=\dfrac{4.3}{4.3\,\mathrm{k}}=1\,\mathrm{mA}$이다.
$V_C=15-4.7\,\mathrm{k}\times1\,\mathrm{mA}=10.3\,\mathrm{V}$
$V_{CE}=10.3-4.3=6\,\mathrm{V}$

출력 전압은 −10 V이다.
세 다이오드의 애노드가 출력 노드에 공통으로 연결되고 캐소드가 각 입력에 연결되어 있다. 출력은 15 V에서 1 kΩ으로 끌어올려진다.
캐소드 전압이 가장 낮은 −10 V 쪽 다이오드 $\mathrm{D}_{3}$가 먼저 도통해 출력을 −10 V로 고정하고, $\mathrm{D}_{1}$(+5 V)·$\mathrm{D}_{2}$(0 V)는 역바이어스로 차단된다(최솟값 선택, 정논리 AND 형태).

정현파를 구형파로 바꾸는 데 가장 적합한 회로는 슈미트 트리거이다.
슈미트 트리거는 입력이 상한 문턱을 넘으면 High, 하한 문턱 아래로 내려가면 Low로 바뀌는 히스테리시스 비교기여서, 서서히 변하는 정현파를 가파른 에지의 구형파로 정형한다.
부트스트랩 회로: 귀환으로 입력 임피던스를 높이거나 직선성 좋은 톱니파를 만든다.
블로킹 발진기: 변압기 귀환으로 좁은 펄스를 만든다.
LC 동조회로: 특정 주파수를 선택하는 공진 회로로 파형을 구형파로 바꾸지 않는다.

출력 전압은 −2 V이다.
$\mathrm{V}_{1}$은 접지(0 V)이고, 가상단락으로 위 연산증폭기 반전 단자는 0 V, 아래 연산증폭기 반전 단자는 $\mathrm{V}_{2}$ = −1 V이다. 다이오드는 애노드가 −1 V 쪽, 캐소드가 0 V 쪽이므로 역바이어스로 차단된다.
저항 사슬에 전류가 흐르지 않으므로 $V_{O1}=0$, $V_{O2}=-1\,\mathrm{V}$이다.
마지막 단은 이득 2인 차동 증폭기이므로 $V_O=\dfrac{2R}{R}(V_{O2}-V_{O1})=2\times(-1-0)=-2\,\mathrm{V}$

OUT은 L → L → L → L → H → L로 변한다.
4단 시프트 레지스터이고, AND 게이트 입력은 OUT1, OUT2의 반전, OUT3의 반전, OUT4이다. 즉 OUT1 = H, OUT2 = L, OUT3 = L, OUT4 = H일 때만 OUT = H이다.
클록
OUT1~OUT4
OUT
1
H L L L
L
2
H H L L
L
3
L H H L
L
4
L L H H
L
5
H L L H
H
6
H H L L
L

출력 전압은 12 V이다.
왼쪽 노드 전압을 $\mathrm{V}_{1}$이라 하면 2 V 전원(오른쪽이 +) 때문에 $V_O=V_1+2$이다.
KCL: $4\,\mathrm{mA}=\dfrac{V_1}{4\,\mathrm{k}}+\dfrac{V_1+2}{8\,\mathrm{k}}$ → $32=2V_1+V_1+2$ → $V_1=10\,\mathrm{V}$
$V_O=10+2=12\,\mathrm{V}$

출력 전압은 $-V_{REF}$이다.
2R(아래)은 가상접지와 접지 사이에 있어 전류가 흐르지 않는다. 분기 노드 전압 X에서 KCL: $\dfrac{V_{REF}-X}{R/2}=\dfrac{X}{R}+\dfrac{X}{R}$ → $X=\dfrac{V_{REF}}{2}$
반전 단자로 흐르는 전류 $\dfrac{X}{R}=\dfrac{V_{REF}}{2R}$가 귀환 저항 2R로 흐르므로
$V_o=-2R\times\dfrac{V_{REF}}{2R}=-V_{REF}$

$\mathrm{R}_{C}$는 0.8 kΩ이다.
$I_B=\dfrac{10.7-0.7}{200\,\mathrm{k}}=50\,\mu\mathrm{A}$, $I_C=100\times50\,\mu\mathrm{A}=5\,\mathrm{mA}$
$V_{BC}=V_B-V_C=-6$이므로 $V_C=0.7+6=6.7\,\mathrm{V}$이다.
$R_C=\dfrac{10.7-6.7}{5\,\mathrm{mA}}=0.8\,\mathrm{k\Omega}$