9급 국가직 전자공학개론 기출문제 전 회차를 한 권으로 — PDF 전자책(문제집·정답해설집)

12년 1회차

총 20문항 · 객관식 · A4 약 1장

1 / 1

A4정답 포함← → 키 · 드래그로 넘김

9급 국가직 전자공학개론 기출문제모두CBT · moducbt.com

12년 1회차

총 20문항 · 객관식 · 정답·해설 포함

문제 1

다음 카르노맵(Karnaugh map)을 간략화하여 나타낸 논리식은?

CD＼AB	00	01	11	10
00	1	0	0	1
01	1	1	1	0
11	0	1	1	0
10	1	0	0	1

1A'B'C' ＋ ABD ＋ B'CD'

2A'B'C' ＋ BD ＋ B'D'

3A'B'C'D ＋ A'BD ＋ B'D'

4A'B'C'D ＋ AB'D' ＋ BD

정답 및 해설

간략화한 논리식은 $A'B'C'+BD+B'D'$ 이다.

맵의 1을 다음처럼 묶는다(행이 CD, 열이 AB).

네 모서리(AB = 00·10, CD = 00·10): $B'D'$
가운데 네 칸(AB = 01·11, CD = 01·11): $BD$
AB = 00 열의 CD = 00·01: $A'B'C'$

AB = 10, CD = 01 칸과 AB = 00, CD = 11 칸은 0이므로 더 크게 묶을 수 없다.

문제 2

N형 MOSFET에 대한 설명으로 옳지 않은 것은? (단, MOSFET은 차단영역에 있지 않다고 가정한다)

1MOSFET 드레인(drain)에 흐르는 전류량은 동일 조건에서 소자의 채널길이(channel length)가 작아지면 증가한다.

2MOSFET 드레인(drain)에 흐르는 전류량은 온도에 영향을 받지 않는다.

3MOSFET가 포화영역에서 동작할 때, 유효채널길이(effective channel length)는 드레인－소스(drain-source) 사이의 전압(VDS)에 따라서 변할 수 있다.

4MOSFET의 문턱전압(threshold voltage)은 소스－바디(source-body) 사이의 전압(VSB)에 따라서 변할 수 있다.

정답 및 해설

MOSFET 드레인 전류는 온도의 영향을 받으므로, 영향을 받지 않는다는 설명이 옳지 않다.

온도가 오르면 캐리어 이동도가 감소하고 문턱전압도 변해 드레인 전류가 달라진다.

전류는 $\dfrac{W}{L}$ 에 비례하므로 채널 길이가 작아지면 증가한다.
포화영역에서는 $V_{DS}$ 가 커질수록 핀치오프점이 소스 쪽으로 이동해 유효 채널 길이가 줄어든다(채널 길이 변조).
소스-바디 전압 $V_{SB}$ 가 커지면 몸체 효과로 문턱전압이 증가한다.

문제 3

테브난 정리를 이용하여 다음 회로를 단순화할 때, 테브난 전압(V_TH)[V]과 테브난 저항(R_TH)값[KΩ]은? (순서대로 V_TH, R_TH)

12.5 20/3

22.5 10

35 20/3

45 10

정답 및 해설

테브난 전압은 2.5 V, 테브난 저항은 $\dfrac{20}{3}\,\mathrm{k\Omega}$ 이다.

왼쪽 부분을 먼저 등가화하면 $V_1=15\times\dfrac{20}{20+20}=7.5\,\mathrm{V}$ , $R_1=20\parallel20=10\,\mathrm{k\Omega}$ 이다.

여기에 10 kΩ 직렬 → 출력단 10 kΩ 병렬이므로
$V_{TH}=7.5\times\dfrac{10}{10+10+10}=2.5\,\mathrm{V}$ , $R_{TH}=(10+10)\parallel10=\dfrac{20}{3}\,\mathrm{k\Omega}$

문제 4

면적이 A인 평행한 두 금속판 사이의 거리가 d인 커패시터의 정전용량을 2배로 증가시키기 위한 방법으로 적절한 것은?

1두 금속판 사이의 거리(d)를 2배로 늘려준다.

2두 금속판의 면적(A)을 2배로 늘려준다.

3두 금속판 사이에 유전율(ℇ)이 1/2인 물질로 채운다.

4두 금속판의 면적과 두 판 사이의 거리를 동시에 2배로 늘려준다.

정답 및 해설

정전용량을 2배로 하려면 금속판 면적을 2배로 늘리면 된다.

평행판 커패시터의 정전용량은 $C=\dfrac{\varepsilon A}{d}$ 이므로 면적에 비례한다.

거리 d를 2배로 하면 용량은 1/2이 된다.
유전율을 1/2로 하면 용량도 1/2이 된다.
면적과 거리를 함께 2배로 하면 용량은 변하지 않는다.

문제 5

펄스코드변조(PCM)를 이용하여 1 KHz에서 최대 5 KHz 사이의 신호를 나이퀴스트율로 표본화하여 변조하려고 할 때, 각 표본이 24－레벨의 정밀도를 가지려면 펄스코드변조의 비트율 [Kbps]은?

132

29.6

364

450

정답 및 해설

PCM 비트율은 50 kbps이다.

나이퀴스트율은 최고 주파수의 2배: $f_s=2\times5\,\mathrm{kHz}=10\,\mathrm{kHz}$

24레벨을 표현하려면 $2^4=16\lt24\le2^5=32$ 이므로 표본당 5비트가 필요하다.

$10\,\mathrm{kHz}\times5=50\,\mathrm{kbps}$

문제 6

다음 회로에서 입력전압(Vi)이 10V일 때, 20KΩ에 흐르는 전류값 I_L [mA]은? (단, 회로에서 사용된 op-amp는 이상적인 동작특성을 갖는 것으로 가정한다)

10.05

20.1

30.5

정답 및 해설

20 kΩ에 흐르는 전류는 0.1 mA이다.

연산증폭기는 10 kΩ·10 kΩ의 비반전 증폭기이므로 출력은 $2V_+$ 이다.

비반전 단자 노드 KCL: $\dfrac{V_i-V_+}{100\,\mathrm{k}}+\dfrac{2V_+-V_+}{100\,\mathrm{k}}=\dfrac{V_+}{20\,\mathrm{k}}$ 에서 $V_+$ 항이 상쇄되어 $I_L=\dfrac{V_i}{100\,\mathrm{k}}$ 이다.

$I_L=\dfrac{10}{100\,\mathrm{k}}=0.1\,\mathrm{mA}$ 로, 부하와 무관한 하울랜드 전류원이다.

문제 7

다음 CMOS 회로는 입력단자 A, B, C, D에 5V(로직레벨 'H') 혹은 0 V(로직레벨 'L')의 전압이 인가되도록 구성하였다. 이 회로와 동일한 논리함수를 갖는 논리게이트는?

정답 및 해설

이 회로는 AND 두 개의 출력을 NOR한 게이트( $F=\overline{AB+CD}$ )와 같다.

풀다운 NMOS는 A·B 직렬 경로와 C·D 직렬 경로가 병렬이므로, $AB+CD=1$ 일 때 출력이 0이 된다.

풀업 PMOS는 (A∥B)와 (C∥D)의 직렬로 상보 구조이다. 따라서 $F=\overline{AB+CD}$ (AOI 게이트)이다.

OR 두 개 → NOR: $\overline{A+B+C+D}$ 로 다르다.
OR 두 개 → NAND: $\overline{(A+B)(C+D)}$ 로 다르다.
AND 두 개 → NAND: $\overline{ABCD}$ 로 다르다.

문제 8

논리식 (A＋B)(A＋B')(A'＋B)(A'＋B')을 간단히 한 결과는?

1AB'＋A'B

2AB＋A'B'

정답 및 해설

논리식을 간단히 하면 0이다.

앞의 두 항: $(A+B)(A+\overline{B})=A+B\overline{B}=A$
뒤의 두 항: $(\overline{A}+B)(\overline{A}+\overline{B})=\overline{A}$

따라서 $A\cdot\overline{A}=0$ 이다. 두 변수의 모든 최대항을 곱한 것이므로 항상 0이 된다.

문제 9

발광다이오드(LED)에 대한 설명으로 옳지 않은 것으로만 묶인 것은?

ㄱ. 발광다이오드는 금속－반도체 접합으로써, 금속으로는 몰리브텐, 백금 등이 사용되고 반도체로는 실리콘, 갈륨비소 등이 사용된다.
ㄴ. 발광다이오드도 pn 접합 소자의 일종으로 역방향으로 바이어스 될 때 실리콘 반도체 내 접합 부근에서 정공과 전자가 재결합하여 빛 에너지가 발산하게 된다.
ㄷ. 발광다이오드는 빛을 전기적신호로 변환하는 포토 다이오드와 반대되는 기능을 한다.
ㄹ. 발광되는 빛은 정공과 전자의 재결합 양에 따라서 비례하고 재결합되는 양은 다이오드의 순방향 전류에 비례한다.

1ㄱ, ㄴ

2ㄴ, ㄷ

3ㄷ, ㄹ

4ㄱ, ㄷ

정답 및 해설

옳지 않은 것은 ㄱ, ㄴ이다.

ㄱ: LED는 금속-반도체 접합이 아니라 갈륨비소 등 화합물 반도체의 pn 접합 소자이다. 금속-반도체 접합은 쇼트키 다이오드이다.
ㄴ: 전자와 정공의 재결합으로 빛이 나오는 것은 순방향 바이어스일 때이다. 또한 실리콘은 간접 천이형이라 발광 효율이 낮아 LED 재료로 쓰지 않는다.

ㄷ(포토다이오드와 반대 기능)과 ㄹ(발광량은 재결합량, 즉 순방향 전류에 비례)은 옳다.

문제 10

다음 그림은 AM 변조된 DSB-LC(Double-Side-Band Large-Carrier) 파형이다. 변조 지수(modulation index)를 m이라 하고, 총 송신 전력 중 캐리어가 차지하는 전력의 비율을 R이라고 할 때, m과 R을 구하면? (단, 그림에서 캐리어 주파수는 신호보다 매우 높다고 가정한다) (순서대로 m, R)

10.8, 2/m²+2

21.6, 2/m²+2

30.8, m²/m²+2

41.6, m²/m²+2

정답 및 해설

변조지수는 0.8, 반송파 전력 비율은 $R=\dfrac{2}{m^2+2}$ 이다.

포락선의 최댓값 18 V, 최솟값 2 V에서
$m=\dfrac{V_{max}-V_{min}}{V_{max}+V_{min}}=\dfrac{18-2}{18+2}=0.8$

총 전력은 $P_t=P_c\left(1+\dfrac{m^2}{2}\right)$ 이므로 $R=\dfrac{P_c}{P_t}=\dfrac{1}{1+m^2/2}=\dfrac{2}{m^2+2}$ 이다.

문제 11

QAM(Quadrature Amplitude Modulation) 변조 방식에 대한 설명으로 가장 옳은 것은?

1ASK 방식과 FSK 방식을 혼합한 것이다.

2FSK 방식의 일종이다.

3ASK 방식과 PSK 방식을 혼합한 것이다.

4FSK 방식과 PSK 방식을 혼합한 것이다.

정답 및 해설

QAM은 ASK와 PSK를 혼합한 방식이다.

서로 직교하는 두 반송파(cos, sin)를 각각 진폭 변조해 합치므로, 결과 신호는 진폭과 위상이 함께 변한다. 성상도에서 점들이 서로 다른 크기와 각도에 배치된다.

ASK와 FSK의 혼합: QAM은 주파수를 바꾸지 않으므로 FSK 성분이 없다.
FSK의 일종: QAM의 반송파 주파수는 고정되어 있다.
FSK와 PSK의 혼합: 위상과 함께 변하는 것은 주파수가 아니라 진폭이다.

문제 12

다음 발진기의 명칭은?

1클랩 발진기

2콜핏츠 발진기

3하틀리 발진기

4이완 발진기

정답 및 해설

이 발진기는 클랩 발진기이다.

탱크 회로가 중간이 접지된 두 커패시터(용량성 분압 귀환)와, 인덕터에 직렬로 연결된 커패시터로 이루어져 있다.

콜피츠 발진기: 두 커패시터와 인덕터만 있고, 인덕터에 직렬 커패시터가 없다.
하틀리 발진기: 탭 인덕터(두 인덕터)로 귀환한다.
이완 발진기: LC 공진이 아니라 RC 충방전·스위칭으로 구형파·톱니파를 만든다.

문제 13

다음 회로에서 BJT의 β가 아주 클 때, V_CE 값[V]에 가장 근접한 것은? (단, V_BE＝0.7 V, I_C≃I_E 이다)

정답 및 해설

$\mathrm{V}_{CE}$ 는 약 6 V이다.

β가 매우 크므로 베이스 전압은 5 V 그대로이고 $V_E=5-0.7=4.3\,\mathrm{V}$ , $I_E=\dfrac{4.3}{4.3\,\mathrm{k}}=1\,\mathrm{mA}$ 이다.

$V_C=15-4.7\,\mathrm{k}\times1\,\mathrm{mA}=10.3\,\mathrm{V}$

$V_{CE}=10.3-4.3=6\,\mathrm{V}$

문제 14

다음 회로에서 출력전압 Vo값[V]은? (단, 회로에서 사용된 다이오드는 이상적인 동작 특성을 갖는 것으로 가정한다)

3－10

415

정답 및 해설

출력 전압은 −10 V이다.

세 다이오드의 애노드가 출력 노드에 공통으로 연결되고 캐소드가 각 입력에 연결되어 있다. 출력은 15 V에서 1 kΩ으로 끌어올려진다.

캐소드 전압이 가장 낮은 −10 V 쪽 다이오드 $\mathrm{D}_{3}$ 가 먼저 도통해 출력을 −10 V로 고정하고, $\mathrm{D}_{1}$ (+5 V)· $\mathrm{D}_{2}$ (0 V)는 역바이어스로 차단된다(최솟값 선택, 정논리 AND 형태).

문제 15

다음 [그림 A]의 정현파를 [그림 B]의 구형파로 변환시키는데 가장 적합한 회로는?

1부츠트랩 회로

2블로킹 발진기

3슈미트 트리거

4LC동조회로

정답 및 해설

정현파를 구형파로 바꾸는 데 가장 적합한 회로는 슈미트 트리거이다.

슈미트 트리거는 입력이 상한 문턱을 넘으면 High, 하한 문턱 아래로 내려가면 Low로 바뀌는 히스테리시스 비교기여서, 서서히 변하는 정현파를 가파른 에지의 구형파로 정형한다.

부트스트랩 회로: 귀환으로 입력 임피던스를 높이거나 직선성 좋은 톱니파를 만든다.
블로킹 발진기: 변압기 귀환으로 좁은 펄스를 만든다.
LC 동조회로: 특정 주파수를 선택하는 공진 회로로 파형을 구형파로 바꾸지 않는다.

문제 16

다음 회로에서 입력전압 V₂가 －1V 일 때, 출력전압 V_O값[V]은? (단, 회로에서 사용된 op-amp와 다이오드는 이상적인 동작 특성을 갖는 것으로 가정한다)

1－2

2－4

정답 및 해설

출력 전압은 −2 V이다.

$\mathrm{V}_{1}$ 은 접지(0 V)이고, 가상단락으로 위 연산증폭기 반전 단자는 0 V, 아래 연산증폭기 반전 단자는 $\mathrm{V}_{2}$ = −1 V이다. 다이오드는 애노드가 −1 V 쪽, 캐소드가 0 V 쪽이므로 역바이어스로 차단된다.

저항 사슬에 전류가 흐르지 않으므로 $V_{O1}=0$ , $V_{O2}=-1\,\mathrm{V}$ 이다.

마지막 단은 이득 2인 차동 증폭기이므로 $V_O=\dfrac{2R}{R}(V_{O2}-V_{O1})=2\times(-1-0)=-2\,\mathrm{V}$

문제 17

D-F/F을 사용한 다음 회로에서 IN에 "H"→"H"→"L"→"L"→"H"→"H"의 논리값이 순차적으로 입력되면 OUT의 상태가 순차적으로 어떻게 변하는가? (단, OUT1, OUT2, OUT3, OUT4 노드들의 초기값은 모두 "L"이며, IN에 입력되는 논리값 시간 간격은 CLK 신호주기와 같다고 가정한다)

1"L"→"H"→"L"→"L"→"H"→"L"

2"L"→"L"→"H"→"H"→"L"→"L"

3"H"→"H"→"L"→"L"→"H"→"H"

4"L"→"L"→"L"→"L"→"H"→"L"

정답 및 해설

OUT은 L → L → L → L → H → L로 변한다.

4단 시프트 레지스터이고, AND 게이트 입력은 OUT1, OUT2의 반전, OUT3의 반전, OUT4이다. 즉 OUT1 = H, OUT2 = L, OUT3 = L, OUT4 = H일 때만 OUT = H이다.

클록	OUT1~OUT4	OUT
1	H L L L	L
2	H H L L	L
3	L H H L	L
4	L L H H	L
5	H L L H	H
6	H H L L	L

문제 18

다음회로에서출력전압Vo 값[V]은? (단, R_A＝4KΩ, R_B＝8KΩ 이다)

310

412

정답 및 해설

출력 전압은 12 V이다.

왼쪽 노드 전압을 $\mathrm{V}_{1}$ 이라 하면 2 V 전원(오른쪽이 +) 때문에 $V_O=V_1+2$ 이다.

KCL: $4\,\mathrm{mA}=\dfrac{V_1}{4\,\mathrm{k}}+\dfrac{V_1+2}{8\,\mathrm{k}}$ → $32=2V_1+V_1+2$ → $V_1=10\,\mathrm{V}$

$V_O=10+2=12\,\mathrm{V}$

문제 19

다음 회로의 출력전압 Vo값[V]은? (단, 회로에서 사용된 op-amp는 이상적인 동작 특성을 갖는 것으로 가정한다)

1－V_REF/2

2－V_REF

3－2 V_REF

4－4 V_REF

정답 및 해설

출력 전압은 $-V_{REF}$ 이다.

2R(아래)은 가상접지와 접지 사이에 있어 전류가 흐르지 않는다. 분기 노드 전압 X에서 KCL: $\dfrac{V_{REF}-X}{R/2}=\dfrac{X}{R}+\dfrac{X}{R}$ → $X=\dfrac{V_{REF}}{2}$

반전 단자로 흐르는 전류 $\dfrac{X}{R}=\dfrac{V_{REF}}{2R}$ 가 귀환 저항 2R로 흐르므로
$V_o=-2R\times\dfrac{V_{REF}}{2R}=-V_{REF}$

문제 20

다음 신호증폭용 바이폴라 트랜지스터(BJT)의 고정 바이어스 회로에서, 베이스－콜렉터간 전압값(VBC)이 －6 V가 되기 위한 바이어스 저항 R_C의 값[KΩ]은? (단, BJT의 β＝100, V_BE＝0.7V, R_B＝200 KΩ, C₁＝C₂＝10㎌, V_CC＝10.7 V 이다)

10.8

21.2

33.3

43.5

정답 및 해설

$\mathrm{R}_{C}$ 는 0.8 kΩ이다.

$I_B=\dfrac{10.7-0.7}{200\,\mathrm{k}}=50\,\mu\mathrm{A}$ , $I_C=100\times50\,\mu\mathrm{A}=5\,\mathrm{mA}$

$V_{BC}=V_B-V_C=-6$ 이므로 $V_C=0.7+6=6.7\,\mathrm{V}$ 이다.

$R_C=\dfrac{10.7-6.7}{5\,\mathrm{mA}}=0.8\,\mathrm{k\Omega}$

9급 국가직 전자공학개론 기출문제모두CBT · moducbt.com

12년 1회차

총 20문항 · 객관식 · 정답·해설 포함

문제 1

다음 카르노맵(Karnaugh map)을 간략화하여 나타낸 논리식은?

CD＼AB	00	01	11	10
00	1	0	0	1
01	1	1	1	0
11	0	1	1	0
10	1	0	0	1

1A'B'C' ＋ ABD ＋ B'CD'

2A'B'C' ＋ BD ＋ B'D'

3A'B'C'D ＋ A'BD ＋ B'D'

4A'B'C'D ＋ AB'D' ＋ BD

정답 및 해설

간략화한 논리식은 $A'B'C'+BD+B'D'$ 이다.

맵의 1을 다음처럼 묶는다(행이 CD, 열이 AB).

네 모서리(AB = 00·10, CD = 00·10): $B'D'$
가운데 네 칸(AB = 01·11, CD = 01·11): $BD$
AB = 00 열의 CD = 00·01: $A'B'C'$

AB = 10, CD = 01 칸과 AB = 00, CD = 11 칸은 0이므로 더 크게 묶을 수 없다.

문제 2

N형 MOSFET에 대한 설명으로 옳지 않은 것은? (단, MOSFET은 차단영역에 있지 않다고 가정한다)

1MOSFET 드레인(drain)에 흐르는 전류량은 동일 조건에서 소자의 채널길이(channel length)가 작아지면 증가한다.

2MOSFET 드레인(drain)에 흐르는 전류량은 온도에 영향을 받지 않는다.

3MOSFET가 포화영역에서 동작할 때, 유효채널길이(effective channel length)는 드레인－소스(drain-source) 사이의 전압(VDS)에 따라서 변할 수 있다.

4MOSFET의 문턱전압(threshold voltage)은 소스－바디(source-body) 사이의 전압(VSB)에 따라서 변할 수 있다.

정답 및 해설

MOSFET 드레인 전류는 온도의 영향을 받으므로, 영향을 받지 않는다는 설명이 옳지 않다.

온도가 오르면 캐리어 이동도가 감소하고 문턱전압도 변해 드레인 전류가 달라진다.

전류는 $\dfrac{W}{L}$ 에 비례하므로 채널 길이가 작아지면 증가한다.
포화영역에서는 $V_{DS}$ 가 커질수록 핀치오프점이 소스 쪽으로 이동해 유효 채널 길이가 줄어든다(채널 길이 변조).
소스-바디 전압 $V_{SB}$ 가 커지면 몸체 효과로 문턱전압이 증가한다.

문제 3

테브난 정리를 이용하여 다음 회로를 단순화할 때, 테브난 전압(V_TH)[V]과 테브난 저항(R_TH)값[KΩ]은? (순서대로 V_TH, R_TH)

12.5 20/3

22.5 10

35 20/3

45 10

정답 및 해설

테브난 전압은 2.5 V, 테브난 저항은 $\dfrac{20}{3}\,\mathrm{k\Omega}$ 이다.

왼쪽 부분을 먼저 등가화하면 $V_1=15\times\dfrac{20}{20+20}=7.5\,\mathrm{V}$ , $R_1=20\parallel20=10\,\mathrm{k\Omega}$ 이다.

여기에 10 kΩ 직렬 → 출력단 10 kΩ 병렬이므로
$V_{TH}=7.5\times\dfrac{10}{10+10+10}=2.5\,\mathrm{V}$ , $R_{TH}=(10+10)\parallel10=\dfrac{20}{3}\,\mathrm{k\Omega}$

문제 4

면적이 A인 평행한 두 금속판 사이의 거리가 d인 커패시터의 정전용량을 2배로 증가시키기 위한 방법으로 적절한 것은?

1두 금속판 사이의 거리(d)를 2배로 늘려준다.

2두 금속판의 면적(A)을 2배로 늘려준다.

3두 금속판 사이에 유전율(ℇ)이 1/2인 물질로 채운다.

4두 금속판의 면적과 두 판 사이의 거리를 동시에 2배로 늘려준다.

정답 및 해설

정전용량을 2배로 하려면 금속판 면적을 2배로 늘리면 된다.

평행판 커패시터의 정전용량은 $C=\dfrac{\varepsilon A}{d}$ 이므로 면적에 비례한다.

거리 d를 2배로 하면 용량은 1/2이 된다.
유전율을 1/2로 하면 용량도 1/2이 된다.
면적과 거리를 함께 2배로 하면 용량은 변하지 않는다.

문제 5

132

29.6

364

450

정답 및 해설

PCM 비트율은 50 kbps이다.

나이퀴스트율은 최고 주파수의 2배: $f_s=2\times5\,\mathrm{kHz}=10\,\mathrm{kHz}$

24레벨을 표현하려면 $2^4=16\lt24\le2^5=32$ 이므로 표본당 5비트가 필요하다.

$10\,\mathrm{kHz}\times5=50\,\mathrm{kbps}$

문제 6

다음 회로에서 입력전압(Vi)이 10V일 때, 20KΩ에 흐르는 전류값 I_L [mA]은? (단, 회로에서 사용된 op-amp는 이상적인 동작특성을 갖는 것으로 가정한다)

10.05

20.1

30.5

정답 및 해설

20 kΩ에 흐르는 전류는 0.1 mA이다.

연산증폭기는 10 kΩ·10 kΩ의 비반전 증폭기이므로 출력은 $2V_+$ 이다.

비반전 단자 노드 KCL: $\dfrac{V_i-V_+}{100\,\mathrm{k}}+\dfrac{2V_+-V_+}{100\,\mathrm{k}}=\dfrac{V_+}{20\,\mathrm{k}}$ 에서 $V_+$ 항이 상쇄되어 $I_L=\dfrac{V_i}{100\,\mathrm{k}}$ 이다.

$I_L=\dfrac{10}{100\,\mathrm{k}}=0.1\,\mathrm{mA}$ 로, 부하와 무관한 하울랜드 전류원이다.

문제 7

정답 및 해설

이 회로는 AND 두 개의 출력을 NOR한 게이트( $F=\overline{AB+CD}$ )와 같다.

풀다운 NMOS는 A·B 직렬 경로와 C·D 직렬 경로가 병렬이므로, $AB+CD=1$ 일 때 출력이 0이 된다.

풀업 PMOS는 (A∥B)와 (C∥D)의 직렬로 상보 구조이다. 따라서 $F=\overline{AB+CD}$ (AOI 게이트)이다.

OR 두 개 → NOR: $\overline{A+B+C+D}$ 로 다르다.
OR 두 개 → NAND: $\overline{(A+B)(C+D)}$ 로 다르다.
AND 두 개 → NAND: $\overline{ABCD}$ 로 다르다.

문제 8

논리식 (A＋B)(A＋B')(A'＋B)(A'＋B')을 간단히 한 결과는?

1AB'＋A'B

2AB＋A'B'

정답 및 해설

논리식을 간단히 하면 0이다.

앞의 두 항: $(A+B)(A+\overline{B})=A+B\overline{B}=A$
뒤의 두 항: $(\overline{A}+B)(\overline{A}+\overline{B})=\overline{A}$

따라서 $A\cdot\overline{A}=0$ 이다. 두 변수의 모든 최대항을 곱한 것이므로 항상 0이 된다.

문제 9

발광다이오드(LED)에 대한 설명으로 옳지 않은 것으로만 묶인 것은?

ㄱ. 발광다이오드는 금속－반도체 접합으로써, 금속으로는 몰리브텐, 백금 등이 사용되고 반도체로는 실리콘, 갈륨비소 등이 사용된다.
ㄴ. 발광다이오드도 pn 접합 소자의 일종으로 역방향으로 바이어스 될 때 실리콘 반도체 내 접합 부근에서 정공과 전자가 재결합하여 빛 에너지가 발산하게 된다.
ㄷ. 발광다이오드는 빛을 전기적신호로 변환하는 포토 다이오드와 반대되는 기능을 한다.
ㄹ. 발광되는 빛은 정공과 전자의 재결합 양에 따라서 비례하고 재결합되는 양은 다이오드의 순방향 전류에 비례한다.

1ㄱ, ㄴ

2ㄴ, ㄷ

3ㄷ, ㄹ

4ㄱ, ㄷ

정답 및 해설

옳지 않은 것은 ㄱ, ㄴ이다.

ㄱ: LED는 금속-반도체 접합이 아니라 갈륨비소 등 화합물 반도체의 pn 접합 소자이다. 금속-반도체 접합은 쇼트키 다이오드이다.
ㄴ: 전자와 정공의 재결합으로 빛이 나오는 것은 순방향 바이어스일 때이다. 또한 실리콘은 간접 천이형이라 발광 효율이 낮아 LED 재료로 쓰지 않는다.

ㄷ(포토다이오드와 반대 기능)과 ㄹ(발광량은 재결합량, 즉 순방향 전류에 비례)은 옳다.

문제 10

10.8, 2/m²+2

21.6, 2/m²+2

30.8, m²/m²+2

41.6, m²/m²+2

정답 및 해설

변조지수는 0.8, 반송파 전력 비율은 $R=\dfrac{2}{m^2+2}$ 이다.

포락선의 최댓값 18 V, 최솟값 2 V에서
$m=\dfrac{V_{max}-V_{min}}{V_{max}+V_{min}}=\dfrac{18-2}{18+2}=0.8$

총 전력은 $P_t=P_c\left(1+\dfrac{m^2}{2}\right)$ 이므로 $R=\dfrac{P_c}{P_t}=\dfrac{1}{1+m^2/2}=\dfrac{2}{m^2+2}$ 이다.

문제 11

QAM(Quadrature Amplitude Modulation) 변조 방식에 대한 설명으로 가장 옳은 것은?

1ASK 방식과 FSK 방식을 혼합한 것이다.

2FSK 방식의 일종이다.

3ASK 방식과 PSK 방식을 혼합한 것이다.

4FSK 방식과 PSK 방식을 혼합한 것이다.

정답 및 해설

QAM은 ASK와 PSK를 혼합한 방식이다.

ASK와 FSK의 혼합: QAM은 주파수를 바꾸지 않으므로 FSK 성분이 없다.
FSK의 일종: QAM의 반송파 주파수는 고정되어 있다.
FSK와 PSK의 혼합: 위상과 함께 변하는 것은 주파수가 아니라 진폭이다.

문제 12

다음 발진기의 명칭은?

1클랩 발진기

2콜핏츠 발진기

3하틀리 발진기

4이완 발진기

정답 및 해설

이 발진기는 클랩 발진기이다.

탱크 회로가 중간이 접지된 두 커패시터(용량성 분압 귀환)와, 인덕터에 직렬로 연결된 커패시터로 이루어져 있다.

콜피츠 발진기: 두 커패시터와 인덕터만 있고, 인덕터에 직렬 커패시터가 없다.
하틀리 발진기: 탭 인덕터(두 인덕터)로 귀환한다.
이완 발진기: LC 공진이 아니라 RC 충방전·스위칭으로 구형파·톱니파를 만든다.

문제 13

다음 회로에서 BJT의 β가 아주 클 때, V_CE 값[V]에 가장 근접한 것은? (단, V_BE＝0.7 V, I_C≃I_E 이다)

정답 및 해설

$\mathrm{V}_{CE}$ 는 약 6 V이다.

β가 매우 크므로 베이스 전압은 5 V 그대로이고 $V_E=5-0.7=4.3\,\mathrm{V}$ , $I_E=\dfrac{4.3}{4.3\,\mathrm{k}}=1\,\mathrm{mA}$ 이다.

$V_C=15-4.7\,\mathrm{k}\times1\,\mathrm{mA}=10.3\,\mathrm{V}$

$V_{CE}=10.3-4.3=6\,\mathrm{V}$

문제 14

다음 회로에서 출력전압 Vo값[V]은? (단, 회로에서 사용된 다이오드는 이상적인 동작 특성을 갖는 것으로 가정한다)

3－10

415

정답 및 해설

출력 전압은 −10 V이다.

세 다이오드의 애노드가 출력 노드에 공통으로 연결되고 캐소드가 각 입력에 연결되어 있다. 출력은 15 V에서 1 kΩ으로 끌어올려진다.

문제 15

다음 [그림 A]의 정현파를 [그림 B]의 구형파로 변환시키는데 가장 적합한 회로는?

1부츠트랩 회로

2블로킹 발진기

3슈미트 트리거

4LC동조회로

정답 및 해설

정현파를 구형파로 바꾸는 데 가장 적합한 회로는 슈미트 트리거이다.

부트스트랩 회로: 귀환으로 입력 임피던스를 높이거나 직선성 좋은 톱니파를 만든다.
블로킹 발진기: 변압기 귀환으로 좁은 펄스를 만든다.
LC 동조회로: 특정 주파수를 선택하는 공진 회로로 파형을 구형파로 바꾸지 않는다.

문제 16

다음 회로에서 입력전압 V₂가 －1V 일 때, 출력전압 V_O값[V]은? (단, 회로에서 사용된 op-amp와 다이오드는 이상적인 동작 특성을 갖는 것으로 가정한다)

1－2

2－4

정답 및 해설

출력 전압은 −2 V이다.

저항 사슬에 전류가 흐르지 않으므로 $V_{O1}=0$ , $V_{O2}=-1\,\mathrm{V}$ 이다.

마지막 단은 이득 2인 차동 증폭기이므로 $V_O=\dfrac{2R}{R}(V_{O2}-V_{O1})=2\times(-1-0)=-2\,\mathrm{V}$

문제 17

1"L"→"H"→"L"→"L"→"H"→"L"

2"L"→"L"→"H"→"H"→"L"→"L"

3"H"→"H"→"L"→"L"→"H"→"H"

4"L"→"L"→"L"→"L"→"H"→"L"

정답 및 해설

OUT은 L → L → L → L → H → L로 변한다.

4단 시프트 레지스터이고, AND 게이트 입력은 OUT1, OUT2의 반전, OUT3의 반전, OUT4이다. 즉 OUT1 = H, OUT2 = L, OUT3 = L, OUT4 = H일 때만 OUT = H이다.

클록	OUT1~OUT4	OUT
1	H L L L	L
2	H H L L	L
3	L H H L	L
4	L L H H	L
5	H L L H	H
6	H H L L	L

문제 18

다음회로에서출력전압Vo 값[V]은? (단, R_A＝4KΩ, R_B＝8KΩ 이다)

310

412

정답 및 해설

출력 전압은 12 V이다.

왼쪽 노드 전압을 $\mathrm{V}_{1}$ 이라 하면 2 V 전원(오른쪽이 +) 때문에 $V_O=V_1+2$ 이다.

KCL: $4\,\mathrm{mA}=\dfrac{V_1}{4\,\mathrm{k}}+\dfrac{V_1+2}{8\,\mathrm{k}}$ → $32=2V_1+V_1+2$ → $V_1=10\,\mathrm{V}$

$V_O=10+2=12\,\mathrm{V}$

문제 19

다음 회로의 출력전압 Vo값[V]은? (단, 회로에서 사용된 op-amp는 이상적인 동작 특성을 갖는 것으로 가정한다)

1－V_REF/2

2－V_REF

3－2 V_REF

4－4 V_REF

정답 및 해설

출력 전압은 $-V_{REF}$ 이다.

2R(아래)은 가상접지와 접지 사이에 있어 전류가 흐르지 않는다. 분기 노드 전압 X에서 KCL: $\dfrac{V_{REF}-X}{R/2}=\dfrac{X}{R}+\dfrac{X}{R}$ → $X=\dfrac{V_{REF}}{2}$

반전 단자로 흐르는 전류 $\dfrac{X}{R}=\dfrac{V_{REF}}{2R}$ 가 귀환 저항 2R로 흐르므로
$V_o=-2R\times\dfrac{V_{REF}}{2R}=-V_{REF}$

문제 20

10.8

21.2

33.3

43.5

정답 및 해설

$\mathrm{R}_{C}$ 는 0.8 kΩ이다.

$I_B=\dfrac{10.7-0.7}{200\,\mathrm{k}}=50\,\mu\mathrm{A}$ , $I_C=100\times50\,\mu\mathrm{A}=5\,\mathrm{mA}$

$V_{BC}=V_B-V_C=-6$ 이므로 $V_C=0.7+6=6.7\,\mathrm{V}$ 이다.

$R_C=\dfrac{10.7-6.7}{5\,\mathrm{mA}}=0.8\,\mathrm{k\Omega}$