모두CBT
2개의 안정상태를 가지며, 입력에 따라 1bit의 상태를 기억할 수 있는 회로는?
플립플롭
전가산기
금지회로
AND GATE
내용에 오류가 있거나 최신 법령·기준과 다른 부분이 보이면 알려주세요. 확인 후 반영하겠습니다.