바로 앞단의 플리플롭의 출력을 다음 단 플립플롭의 클록 입력으로 사용하… | [임베디드기능사 필기] 14년 2회차 기출문제 상세 페이지
1[임베디드기능사 필기] 14년 2회차
바로 앞단의 플리플롭의 출력을 다음 단 플립플롭의 클록 입력으로 사용하는 것으로 전체적인 동작시간은 각 플립플롭의 동작시간을 더한 것과 같으므로 시간이 길어진다는 단점은 있으나 비교적 회로가 간단하다는 장점을 가지는 것은?
1
동기형 계수기
2
TTL IC 계수기
3
리플 계수기
4
시프트 레지스터
해설
문제에서 설명하는 구조는 각 플립플롭의 출력이 다음 단 플립플롭의 클록 입력으로 연결되는 방식으로, 이는 리플 계수기(Ripple Counter)의 정의와 정확히 일치한다. 리플 계수기는 회로 구성이 간단하고 게이트 수가 적어 경제적이라는 장점이 있으나, 각 단계를 순차적으로 거쳐야 하므로 전체 동작시간이 각 플립플롭 지연시간의 합이 되어 속도가 느리다는 단점을 가진다. 동기형 계수기는 모든 플립플롭이 동일 클록으로 작동하므로 구조가 복잡하지만 고속이고, TTL IC 계수기는 특정 IC 제품을 지칭하는 것이며, 시프트 레지스터는 병렬-직렬 변환 등 데이터 이동을 목적으로 하는 회로로 계수 기능이 아니다.
내용에 오류가 있거나 최신 법령·기준과 다른 부분이 보이면 알려주세요. 확인 후 반영하겠습니다.