다음 논리 회로는 어떤 논리 게이트(Logic Gate)로 동작하는가? | [무선설비기사 필기] 16년 1회차 기출문제 상세 페이지

두 트랜지스터가 병렬로 붙어 하나라도 도통하면 출력이 접지로 끌려 내려가므로 이 회로는 NOR 게이트로 동작한다.
그림을 보면 VCC에서 R1을 통해 공통 컬렉터 노드로 내려오고 그 노드가 그대로 출력 Y이다. 두 NPN 트랜지스터의 이미터는 함께 접지되고, 베이스는 각각 R2를 통해 A에, R3를 통해 B에 연결된 RTL(저항-트랜지스터 논리) 구조다.
A와 B가 모두 Low이면 두 트랜지스터 모두 차단되어 Y는 R1 풀업에 의해 High가 된다.
A 또는 B 중 하나라도 High이면 해당 트랜지스터가 포화되어 Y가 접지 전위로 떨어져 Low가 된다.
따라서 출력은 $Y = \overline{A + B}$로, 입력이 모두 0일 때만 1이 되는 부정논리합이다. 같은 소자를 직렬로 쌓았다면 두 입력이 모두 High일 때만 Y가 Low가 되어 NAND가 되지만, 여기서는 병렬 접속이라는 점이 결정적이다.