차동 증폭기에서 V1 = 10V, V2 = 8V를 인가할 때 출력 전압… | [전자기사 필기] 19년 1회차 기출문제 상세 페이지

그림의 차동 증폭기를 풀면 출력 전압은 $V_O = -2$ V 이다.
그림은 $V_1$ 이 2kΩ 을 거쳐 (−)단자로, $V_2$ 가 1kΩ 을 거쳐 (+)단자로 들어가고, (+)단자와 접지 사이에 3kΩ, 출력과 (−)단자 사이에 궤환 4kΩ 이 있다. 이상적 연산증폭기는 두 입력 단자 전압이 같다(가상 단락).
$V_+ = 8 \times \dfrac{3}{1+3} = 6$ V
(−)단자에서 전류 평형을 세우면
$\dfrac{V_1 - V_+}{2} = \dfrac{V_+ - V_O}{4}$
$V_O = V_+\left(1+\dfrac{4}{2}\right) - \dfrac{4}{2}V_1 = 6 \times 3 - 2 \times 10 = -2$ V
−3V 보기는 계산값과 다르다.
−4V 보기는 계산값과 다르다.
−6V 보기는 계산값과 다르다.