이 회로의 동작으로 적절한 논리식은? | [전자기사 필기] 19년 2회차 기출문제 상세 페이지

이 회로는 CMOS NOR 게이트이므로 출력은 $Y=\overline{A+B}$이다.
그림에서 VDD 쪽에는 입력 A·B 를 받는 PMOS 두 개가 직렬로, 접지 쪽에는 A·B 를 받는 NMOS 두 개가 병렬로 연결되어 있다. 직렬 PMOS 는 A와 B가 모두 0일 때만 켜져 출력을 VDD(1)로 올리고, A나 B 중 하나라도 1이면 병렬 NMOS 가운데 하나가 켜져 출력을 0으로 내린다.
진리표로 보면 A=B=0 일 때만 Y=1, 나머지 입력 조합에서는 Y=0 이다.
$Y=\overline{A\cdot B}$ 보기는 NAND 로, A·B 중 하나만 1일 때도 1을 내므로 이 회로와 다르다(NAND 는 PMOS 병렬·NMOS 직렬 구성이다).
$Y=A+B$ 보기는 OR 로, 출력이 이 회로와 정반대다.
$Y=A\cdot B$ 보기는 AND 로, A=B=0 에서 0을 내므로 이 회로와 다르다.