다음 회로의 논리식으로 옳은 것은? | [전자기사 필기] 22년 1회차 기출문제 상세 페이지

그림은 CMOS NOR 게이트이므로 논리식은 $Y=\overline{A+B}$ 이다.
그림에서 VDD 쪽 PMOS 두 개(게이트 버블)는 A·B 입력으로 직렬 연결되어 Y 에 닿고, 접지 쪽 NMOS 두 개는 A·B 입력으로 병렬 연결되어 있다. 직렬 PMOS 는 A, B 가 모두 0 일 때만 켜져 Y 를 1 로 올리고, 병렬 NMOS 는 A, B 중 하나라도 1 이면 Y 를 0 으로 내린다.
$Y=\overline{A\cdot B}$ 는 PMOS 병렬·NMOS 직렬 구조인 NAND 의 식이라 다르다.
$Y=A+B$ 는 A, B 가 모두 0 일 때 0 이어야 하는데 그림은 그때 1 을 내므로 다르다.
$Y=A\cdot B$ 는 A, B 가 모두 0 일 때 0 이어야 하는데 그림은 그때 1 을 내므로 다르다.