7-bit 해밍 코드에서 오류를 수정할 때 Parity bit 의 위치… | [전자기사 필기] 22년 2회차 기출문제 상세 페이지
1[전자기사 필기] 22년 2회차
7-bit 해밍 코드에서 오류를 수정할 때 Parity bit 의 위치는?
1
1, 2, 3번째 비트에 위치한다.
2
1, 2, 4번째 비트에 위치한다.
3
1, 3, 7번째 비트에 위치한다.
4
1, 5, 7번째 비트에 위치한다.
해설
7비트 해밍 코드에서 패리티 비트는 위치 1, 2, 4에 놓는다.
패리티 비트는 비트 위치가 2의 거듭제곱인 자리에 두고, 나머지 위치 3, 5, 6, 7에 데이터 비트를 둔다.
나머지 보기는 옳지 않다.
- 위치 1, 2, 3 배치는 틀리다. 위치 3은 2의 거듭제곱이 아니라 데이터 자리이다.
- 위치 1, 3, 7 배치는 틀리다. 위치 3과 7은 데이터 자리이다.
- 위치 1, 5, 7 배치는 틀리다. 위치 5와 7은 데이터 자리이다.
내용에 오류가 있거나 최신 법령·기준과 다른 부분이 보이면 알려주세요. 확인 후 반영하겠습니다.