다음 FET 증폭회로의 소신호 전압이득은? (단, 채널변조효과는 고려하… | [전자기사 필기] 22년 2회차 기출문제 상세 페이지

1[전자기사 필기] 22년 2회차

다음 FET 증폭회로의 소신호 전압이득은? (단, 채널변조효과는 고려하지 않으며 g_m = 8mS, R_D = 5kΩ 이다.)

-10

-20

-40

-50

해설

이 회로의 소신호 전압이득은 −40이다.
그림은 게이트에 신호원 Vs 가 들어가고 소스가 바로 접지되며, 드레인에  $R_D$  를 거쳐 VDD 가 연결되고 드레인에서 출력 Vo 를 꺼내는 공통 소스 증폭기다. 소스 저항이 없고 채널변조효과(출력저항)를 무시하므로 드레인 측 부하는 RD 하나뿐이다.
 $A_v = -g_m R_D = -(8\times10^{-3})(5\times10^{3}) = -40$ 
부호 −는 공통 소스 증폭기의 출력이 입력과 위상이 반전됨을 뜻한다. 다른 보기 값 −10, −20, −50 은 계산값과 다르다.

내용에 오류가 있거나 최신 법령·기준과 다른 부분이 보이면 알려주세요. 확인 후 반영하겠습니다.

💬 자격증 스터디 커뮤니티헷갈리는 문제, 같이 준비하는 사람들에게 물어보세요

→