전가산기(Full adder) 회로의 기본적인 구성은? | [전기기능장 필기] 13년 2회차 기출문제 상세 페이지
1[전기기능장 필기] 13년 2회차
전가산기(Full adder) 회로의 기본적인 구성은?
1
입력 2개, 출력 2개로 구성
2
입력 2개, 출력 3개로 구성
3
입력 3개, 출력 2개로 구성
4
입력 3개, 출력 3개로 구성
해설
전가산기(Full adder)는 "입력 3개, 출력 2개로 구성"된다.
두 비트와 하위 자리에서 올라온 자리올림수까지 합쳐 3개의 입력을 받고, 합(Sum)과 상위 자리로 보내는 자리올림수 2개를 출력한다.
- "입력 2개, 출력 2개로 구성"은 자리올림 입력을 받지 않는 반가산기(Half adder)의 구성에 해당한다.
- "입력 2개, 출력 3개로 구성"은 전가산기의 입력 개수와 맞지 않는다.
- "입력 3개, 출력 3개로 구성"은 전가산기의 출력 개수와 맞지 않는다.
내용에 오류가 있거나 최신 법령·기준과 다른 부분이 보이면 알려주세요. 확인 후 반영하겠습니다.