그림과 같은 DTL 게이트의 출력 논리식은? | [전기기능장 필기] 14년 2회차 기출문제 상세 페이지

그림의 DTL 게이트 출력은 NAND이므로 논리식은 Z = ABC 전체에 부정 막대가 그어진 식이다.
입력 A·B·C 다이오드는 입력 쪽이 캐소드이고, 애노드가 모인 마디는 R1을 거쳐 +5V에 연결되어 있다. 입력 중 하나라도 0이면 그 다이오드가 도통해 마디가 낮아지므로 이 부분이 AND이고, 직렬 다이오드 2개와 −5V에 연결된 R2를 거쳐 트랜지스터 베이스로 들어간다. 트랜지스터는 컬렉터가 R3로 +5V에, 이미터가 접지에 연결되고 출력 Z를 컬렉터에서 꺼내므로 반전(NOT)한다.
$Z = \overline{ABC}$
'Z=ABC'는 트랜지스터의 반전을 빠뜨린 식이다. A = B = C = 1이면 트랜지스터가 켜져 Z = 0이 된다.
'Z=A+B+C'는 다이오드 마디를 OR로 본 식이지만, 이 마디는 입력이 모두 1일 때만 높아지는 AND다.
A+B+C 전체에 부정 막대가 그어진 보기는 NOR로, 다이오드 마디를 OR로 잘못 본 식이다.