다음 논리회로도가 나타내는 플립플롭회로는 무엇인가? | [정보통신산업기사 필기] 16년 2회차 기출문제 상세 페이지

그림의 회로는 D 플립플롭입니다.
입력 신호가 위쪽 NAND 게이트에는 그대로, 아래쪽 NAND 게이트에는 NOT 게이트를 거쳐 반전되어 들어가고, 두 NAND 게이트의 다른 입력에는 CP가 공통으로 연결됩니다. 그 출력은 교차 결합된 두 NAND 게이트(래치)로 들어갑니다. 그림에는 두 출력 단자가 모두 Q로 인쇄되어 있지만, 교차 결합 구조상 아래쪽 단자는 위쪽의 반전 출력 Q̄입니다(바 표기 누락).
래치의 두 입력 자리에 항상 서로 반대 값이 들어가므로 금지 입력이 생기지 않고, CP가 1일 때 입력 신호 값이 그대로 위쪽 출력 Q에 전달됩니다(Q = D).
T 플립플롭: 입력이 1일 때 출력이 반전되도록 출력이 입력 게이트로 되먹임되어야 하는데, 그림에는 그런 귀환선이 없습니다.
J-K 플립플롭: 입력 단자가 J·K 두 개이고 출력이 입력 게이트로 되먹임되는 구조인데, 그림은 입력이 하나뿐입니다.
S-R 플립플롭: S·R 두 입력을 따로 받는데, 그림은 한 입력을 인버터로 나눠 두 입력이 늘 반대가 되도록 만든 구조입니다.