다음 논리회로도가 나타내는 플립플롭회로는 무엇인가? | [정보통신산업기사 필기] 18년 1회차 기출문제 상세 페이지

그림의 회로는 D 플립플롭이다.
입력 신호가 하나뿐이고, 그 신호가 위쪽 NAND에는 그대로, 아래쪽 NAND에는 NOT 게이트를 거쳐 반전되어 들어가며 두 NAND는 CP와 함께 교차 결합된 NAND 래치를 구동한다. 따라서 CP=1일 때 Q는 입력값을 그대로 따르며, 두 입력이 늘 서로 반대라 금지 상태가 생기지 않는다.
T 플립플롭: 출력 Q·Q̄를 입력 게이트로 되먹여 토글해야 하는데, 그림의 입력 게이트에는 출력 궤환이 없다.
J-K 플립플롭: 독립된 J·K 두 입력과 출력 궤환이 필요한데, 그림은 입력이 하나다.
S-R 플립플롭: S·R을 따로 받아야 하는데, 그림은 한 입력과 그 반전만 넣어 S=R인 경우가 생기지 않는다.