다음 그림과 같이 RS 플립플롭에서 R 입력과 S 입력 사이에 NOT게… | [정보통신기사 필기] 17년 2회차 기출문제 상세 페이지

S와 R이 항상 반대값이 되어 입력이 하나뿐인 D형 플립플롭이 된다.
그림에서 하나의 입력선이 갈라져 한쪽은 그대로 S 단자로, 다른 쪽은 NOT 게이트를 거쳐 R 단자로 들어가고, 별도의 입력이 CP(클록) 단자에 인가되어 Q와 $\overline{Q}$가 출력된다.
이 결선이면 S=R=0(현상 유지)이나 S=R=1(금지 입력)이 원천적으로 생기지 않는다. 입력이 1이면 S=1·R=0으로 세트되어 Q=1, 입력이 0이면 S=0·R=1로 리셋되어 Q=0이 되므로, 클록이 올 때마다 입력값을 그대로 받아 저장(지연)하는 동작이 된다.
토글 동작을 하려면 출력을 입력으로 되먹여야 하는데 이 그림에는 되먹임 경로가 없다.
JK형은 J와 K를 서로 독립인 두 입력으로 두어야 하므로, 두 단자가 인버터로 묶여 종속된 이 회로와는 맞지 않는다.