상세 페이지

두 입력 A, B가 각각 NOT 게이트 를 거친 뒤 AND 게이트 (직선 뒷면에 반원형 앞면인 D자 형상)로 들어가는 회로이므로 출력은 $Y = \overline{A} \cdot \overline{B}$ 이다. 드모르간의 정리 $\overline{A}\cdot\overline{B} = \overline{A + B}$ 를 적용하면 이는 곧 NOR 게이트와 등가이다. 따라서 이 논리회로와 등가인 논리 게이트는 NOR이다. NAND는 $\overline{A}+\overline{B}$ , 즉 부정 입력이 OR 게이트 로 들어갈 때의 등가 게이트이다.