다음 CMOS 회로에서 출력 Y를 입력 A, B, C로 표현한 논리식으… | [국회직 9급 전자공학개론] 16년 1회차 기출문제 상세 페이지

풀다운망이 $A(B+C)$이므로 출력은 그 반전인 $Y=A'+B'C'$이다.
NMOS는 A가 (B, C 병렬)과 직렬이어서 $A(B+C)=1$일 때 Y를 0으로 끌어내린다. PMOS는 A가 (B, C 직렬)과 병렬이어서 $A'+B'C'=1$일 때 Y를 $V_{DD}$로 올린다.
드모르간 법칙으로 $\overline{A(B+C)}=A'+B'C'$이므로 두 망이 상보적으로 맞는다.
$Y=A+BC$: 입력을 반전하지 않은 형태로, $A=B=1$이면 풀다운망이 켜져 Y가 0인데 이 식은 1이다.
$Y=A(B+C)$: 풀다운 조건 자체로, CMOS 게이트의 반전을 빠뜨린 식이다.
$Y=A'(B'+C')$: 직렬과 병렬을 맞바꾼 식이다.
$Y=A+B+C$: 모든 입력이 0이면 Y가 0이어야 하지만 실제로는 1이다.