다음 디지털회로의 입력 클록 CLK의 주파수가 1,000[MHz]라면 … | [국회직 9급 전자공학개론] 20년 1회차 기출문제 상세 페이지
1[국회직 9급 전자공학개론] 20년 1회차
다음 디지털회로의 입력 클록 CLK의 주파수가 1,000[MHz]라면 출력 신호 Y의 주파수의 값[MHz]은?
1
32
2
62.5
3
80.5
4
125
5
250
해설
출력 Y의 주파수는 이다.
모든 플립플롭의 J와 K가 1이므로 각 단은 토글 동작을 하고, 클록 주파수를 절반으로 나눈다. 앞단의 가 다음 단의 클록이 되어도 주파수는 와 같으므로 4단을 거치면 분주가 된다.
- 32: 1,000을 2의 거듭제곱으로 나누어 얻을 수 없는 값이다.
- 80.5: 역시 2의 거듭제곱 분주로 나오지 않는 값이다.
- 125: 8분주, 즉 3단까지만 거친 값이다.
- 250: 4분주, 즉 2단까지만 거친 값이다.
오류나 개정된 내용이 보이면 알려주세요
