다음 이상적인 연산증폭기 회로에서 전압 V_a=2\,\mathrm{V}… | [7급 국가직 회로이론] 21년 1회차 기출문제 상세 페이지

출력전압은 $V_o=-14\,\mathrm{V}$이다.
비반전 단자는 $V_b$를 5 Ω과 1 Ω으로 분압한 값이다.
$V_+=6\times\dfrac{1}{5+1}=1\,\mathrm{V}$
가상단락으로 $V_-=1\,\mathrm{V}$이고, 반전 단자에서 KCL을 세운다.
$\dfrac{2-1}{4}+\dfrac{6-1}{2}+\dfrac{0-1}{4}+\dfrac{V_o-1}{6}=0$
$\dfrac{V_o-1}{6}=-2.5\;\Rightarrow\;V_o=-14\,\mathrm{V}$
+14 V: 부호가 반대다. 입력 쪽에서 반전 단자로 순유입 전류가 있으므로 출력은 음이어야 한다.
−5 V: 반전 단자 KCL을 만족하지 않는다.
+5 V: 부호와 크기 모두 KCL 결과와 다르다.