다음 D급 전력증폭기 회로에 대한 설명으로 옳지 않은 것은? (단, 연… | [7급 국가직 전자회로] 24년 1회차 기출문제 상세 페이지
1[7급 국가직 전자회로] 24년 1회차
다음 D급 전력증폭기 회로에 대한 설명으로 옳지 않은 것은? (단, 연산증폭기는 이상적이다)
1
VA > VT일 때, VC는 －VCC이다.
2
VA > VT일 때, M1은 도통(ON), M2는 차단(OFF)된다.
3
VA < VT일 때, Vo는 대략 ＋VDD이다.
4
VC ＝ ＋VCC일 때, M1은 차단, M2는 도통된다.
해설
옳지 않은 것은 라는 설명이다.
는 반전 입력, 는 비반전 입력이므로
- 일 때 비교기 출력 : 반전 입력이 더 크므로 옳다.
- 일 때 상단 도통·하단 차단: 게이트가 음전압이라 PMOS 만 켜지므로 옳다.
- 비교기 출력 일 때 상단 차단·하단 도통: 옳다.
오류나 개정된 내용이 보이면 알려주세요