다음 논리회로에서 출력 Y의 논리식은? | [7급 국가직 전자회로] 24년 1회차 기출문제 상세 페이지

출력은 $Y=\overline{A+B\cdot C\cdot D}$이다.
CMOS 게이트는 풀다운 NMOS 망이 도통하는 조건의 보수가 출력이다. 풀다운 망은 A 트랜지스터와 B·C·D 직렬 경로가 병렬이므로 도통 조건은 $A+BCD$이다.
풀업 PMOS 망도 A 와 (B∥C∥D)의 직렬로, 위 풀다운의 쌍대 구조와 일치한다.
$\overline{A}+\overline{B}\cdot\overline{C}\cdot\overline{D}$: 각 변수만 반전한 것으로 드모르간 변환이 틀렸다.
$A\cdot(B+C+D)$: 풀업 망 구조를 반전 없이 읽은 식이다.
$\overline{A\cdot(B+C+D)}$: 직렬·병렬 관계를 뒤바꾸어 읽은 식이다.