전가산기(Full Adder)는 어떤 회로로 구성되는가? | [정보처리기능사 필기] 09년 2회차 기출문제 상세 페이지
1[정보처리기능사 필기] 09년 2회차
전가산기(Full Adder)는 어떤 회로로 구성되는가?
1
반가산기 2개와 AND 게이트로 구성된다.
2
반가산기 1개와 OR 게이트로 구성된다.
3
반가산기 2개와 OR 게이트로 구성된다.
4
반가산기 1개와 AND 게이트로 구성된다.
해설
전가산기(Full Adder)는 ③ 반가산기 2개와 OR 게이트로 구성된다.
첫 번째 반가산기가 두 입력 비트를 더해 합과 자리올림을 구하고, 두 번째 반가산기가 그 합에 이전 자리에서 올라온 캐리를 더해 최종 합을 만든다.
이때 두 반가산기에서 각각 발생한 캐리를 OR 게이트로 결합하여 최종 캐리를 얻는다.
오류나 개정된 내용이 보이면 알려주세요