전가산기(Full Adder)는 어떤 회로로 구성되는가? | [정보기기운용기능사 필기] 08년 2회차 기출문제 상세 페이지
1[정보기기운용기능사 필기] 08년 2회차
전가산기(Full Adder)는 어떤 회로로 구성되는가?
1
반가산기 2개와 AND 게이트로 구성된다.
2
반가산기 2개와 OR 게이트로 구성된다.
3
반가산기 1개와 AND 게이트로 구성된다.
4
반가산기 1개와 OR 게이트로 구성된다.
해설
전가산기(Full Adder)는 자리올림(캐리)까지 함께 더하기 위해 반가산기(Half Adder) 2개와 OR 게이트 1개를 조합해 구성한다.
앞단 반가산기가 두 입력 비트를 더하고, 뒷단 반가산기가 그 결과에 이전 자리의 캐리를 더한 뒤, 두 반가산기에서 나온 캐리 신호를 OR 게이트로 묶어 최종 캐리를 만든다.
오류나 개정된 내용이 보이면 알려주세요