디지털 회로에서 전가산기(full adder)의 구조는? | [의공기사 필기] 17년 2회차 기출문제 상세 페이지
1[의공기사 필기] 17년 2회차
디지털 회로에서 전가산기(full adder)의 구조는?
1
입력 3개, 출력 2개로 구성
2
입력 3개, 출력 4개로 구성
3
입력 2개, 출력 3개로 구성
4
입력 2개, 출력 4개로 구성
해설
전가산기(full adder)는 두 개의 입력 비트(A, B)와 이전 자리올림(Cin) 총 3개의 입력을 받아 합(Sum)과 자리올림(Cout) 2개의 출력을 생성한다. 구조적으로 반가산기 2개와 OR 게이트 1개로 구성되며, 이진수 덧셈에서 자리올림을 처리하는 핵심 기본 단위이다.
오류나 개정된 내용이 보이면 알려주세요