[9급 국가직 전자공학개론] 07년 1회차 기출문제 정답·해설 페이지

S가 두 AND 게이트에 반전 없이 똑같이 들어가는 AND-OR 회로는 멀티플렉서로 쓸 수 없다.
이 회로의 출력은 $F=AS+BS=S(A+B)$여서 S로 A와 B 중 하나를 고르지 못한다. 2-to-1 MUX가 되려면 한쪽 AND에는 S, 다른 쪽에는 S의 반전이 들어가야 한다.
3상태 버퍼 회로: 위 버퍼는 S = 1일 때, 아래 버퍼는 반전 제어로 S = 0일 때 출력되므로 S로 A·B를 선택하는 MUX이다.
$F=AS+BS'$: S = 1이면 A, S = 0이면 B가 출력되는 MUX이다.
$F=AS'+BS$: S = 0이면 A, S = 1이면 B가 출력되는 MUX이다.

이 회로는 TTL NAND 게이트이다.
다중 이미터 입력 트랜지스터 Q1, 위상 분리용 Q2, 토템폴 출력단(Q3·D·Q4)으로 된 표준 TTL 구조이다.
A·B 중 하나라도 0이면 Q1의 베이스 전류가 그 이미터로 빠져 Q2·Q4가 차단되고 Q3가 켜져 출력 F = 1이다.
A·B가 모두 1이면 Q1 베이스-컬렉터를 통해 Q2·Q4가 포화되어 출력 F = 0이다.
모두 1일 때만 0이 되므로 $F=\overline{AB}$이다.

공진주파수는 $f=\dfrac{1}{2\pi}\sqrt{\dfrac{C_1+C_2}{C_1C_2L}}$이다.
탭 접지된 두 커패시터와 하나의 인덕터로 귀환하는 콜피츠 발진기이며, 공진 루프에서 $\mathrm{C}_{1}$과 $\mathrm{C}_{2}$는 직렬이다.
$C_{eq}=\dfrac{C_1C_2}{C_1+C_2}$이므로 $f=\dfrac{1}{2\pi\sqrt{LC_{eq}}}=\dfrac{1}{2\pi}\sqrt{\dfrac{C_1+C_2}{C_1C_2L}}$이다.

A·B와 C·D를 각각 OR 게이트로 묶은 뒤 NAND하고 E와 OR한 회로만 출력이 다르다.
그 회로의 출력은 $F=\overline{(A+B)(C+D)}+E$로, 나머지 세 회로의 공통 출력 $F=AB+CD+E$와 다르다.
NAND 두 개 → NAND → E와 OR: $\overline{\overline{AB}\cdot\overline{CD}}+E=AB+CD+E$
AND 두 개와 E를 3입력 OR: 그대로 $AB+CD+E$
NAND 세 개(E는 두 입력을 묶어 반전) → NAND: $\overline{\overline{AB}\cdot\overline{CD}\cdot\overline{E}}=AB+CD+E$

바렉터는 역방향 전압으로 공핍층 폭을 바꿔 정전용량을 가변하는 소자이므로 순방향 전압이라고 한 설명이 옳지 않다.
역방향 바이어스가 커지면 공핍층이 넓어져 접합 용량이 줄어든다. 순방향에서는 전류가 흘러 용량 소자로 쓸 수 없다.
제너 다이오드: 역방향 항복전압이 거의 일정하게 유지되는 성질을 정전압 회로에 쓴다.
터널 다이오드: 고농도 도핑으로 부성 저항 영역이 생겨 고속 스위칭·발진에 쓰인다.
발광 다이오드: 순방향 동작 시 재결합 에너지가 특정 파장의 빛으로 방출된다.

문자 처리율은 240 character/s이다.
한 번에 보내는 비트 수는 프리앰블 32비트 + 문자 16개×7비트 + 포스트앰블 16비트이다.
$32+16\times7+16=160\,\mathrm{bit}$
2400 bps로는 초당 $2400\div160=15$번 전송할 수 있고, 한 번에 16문자이므로 $15\times16=240$ 문자/초이다.

단락회로 역방향 전달 임피던스는 $B=4+j2\omega$이다.
출력을 단락($\mathrm{V}_{2}$ = 0)하고 가운데 노드 전압을 $V_m$이라 하면, $\mathrm{R}_{2}$로 흐르는 전류는 $-I_2=\dfrac{V_m}{2}$이다.
C의 임피던스 $\dfrac{1}{j0.5\omega}$를 쓰면 $I_1=V_m\left(\dfrac{j\omega}{2}+\dfrac{1}{2}\right)$, $V_1=2I_1+V_m=V_m(2+j\omega)$이다.
따라서 $B=-\dfrac{V_1}{I_2}=\dfrac{V_m(2+j\omega)}{V_m/2}=4+j2\omega$이다.

6 Ω에 흐르는 전류는 2 A이다.
윗 노드 전압을 V로 두고 KCL을 세운다.
$\dfrac{15-V}{1}+\dfrac{9-V}{3}=\dfrac{V}{6}$
양변에 6을 곱하면 $90-6V+18-2V=V$, $V=12\,\mathrm{V}$이다.
$I=\dfrac{12}{6}=2\,\mathrm{A}$

출력전압은 $V_o=(V_Z+V_{BE2})\left(1+\dfrac{R_1}{R_2}\right)$이다.
오차 증폭 트랜지스터 $\mathrm{Q}_{2}$의 이미터는 제너 전압 $\mathrm{V}_{Z}$에, 베이스는 $\mathrm{R}_{1}$·$\mathrm{R}_{2}$ 분압점에 연결되어 있다.
정상 상태에서 분압점 전압 = $V_Z+V_{BE2}$로 유지되므로 $V_o\dfrac{R_2}{R_1+R_2}=V_Z+V_{BE2}$이고, 정리하면 위 식이 된다.

잘못된 표현은 $F=A'D+AD'+BC$이다.
맵을 묶으면 $A'D$(위 두 행의 01·11열), $AD'$(아래 두 행의 00·10열), $A'BC$(0110)로 $F=A'D+AD'+A'BC$이다.
BC 항은 ABCD = 1111 칸도 포함하는데 그 칸은 0이므로 성립하지 않는다.
$A'D+AC'D'+A'BC+ACD'$: $AC'D'+ACD'=AD'$이므로 같은 함수이다.
$A\oplus D+A'BC$: $A\oplus D=A'D+AD'$이므로 같은 함수이다.
$(A'+D')(A+C+D)(A+B+D)$: 0인 칸(A·D 모두 1, 그리고 0000·0010·0100)을 정확히 덮는 합의 곱 형태이므로 같은 함수이다.

a-b 단자 전압은 1 V이다.
a-b 오른쪽 부분: $3\parallel(2+4)=2\,\mathrm{\Omega}$. 왼쪽 4 Ω 병렬 노드에서 본 저항: $4\parallel(2+2)=2\,\mathrm{\Omega}$
그 노드 전압: $6\times\dfrac{2}{4+2}=2\,\mathrm{V}$
a-b 전압: $2\times\dfrac{2}{2+2}=1\,\mathrm{V}$

출력전압은 $V_o=V_2-V_1$이다.
모든 저항이 R인 차동 증폭기이며, 중첩의 원리로 구한다.
$\mathrm{V}_{1}$만: 반전 증폭 $-\dfrac{R}{R}V_1=-V_1$
$\mathrm{V}_{2}$만: 비반전 단자 전압 $\dfrac{V_2}{2}$, 이득 $1+\dfrac{R}{R}=2$이므로 $V_2$
합하면 $V_o=V_2-V_1$이다.

출력전압은 −12 V이다.
반전 가산기: $V_o=-R_4\left(\dfrac{V_1}{R_1}+\dfrac{V_2}{R_2}+\dfrac{V_3}{R_3}\right)$
대입: $V_o=-\left(\dfrac{1\,\mathrm{M}}{1\,\mathrm{M}}\times2+\dfrac{1\,\mathrm{M}}{500\,\mathrm{k}}\times2+\dfrac{1\,\mathrm{M}}{500\,\mathrm{k}}\times3\right)$
$V_o=-(2+4+6)=-12\,\mathrm{V}$

공통 베이스 회로의 전류이득은 1보다 작고, 공통 컬렉터 회로의 전압이득도 1보다 작으므로 이 설명이 옳지 않다.
공통 베이스의 전류이득은 $\alpha\approx1$(1 미만)이고, 공통 컬렉터(이미터 폴로워)는 전압이득이 약 1(1 미만)인 대신 전류이득이 크다.
공통 베이스: 입력 임피던스가 작고 출력 임피던스가 크다.
공통 컬렉터: 입력 임피던스가 크고 출력 임피던스가 작아 임피던스 정합(버퍼)에 쓰인다.
위상: 공통 베이스·공통 컬렉터는 동위상, 공통 이미터는 반전(180°) 위상이다.

이상적인 연산증폭기의 출력 임피던스는 0이므로 출력 임피던스가 무한대라고 한 설명이 옳지 않다.
이상적 연산증폭기는 개방루프 이득·입력 임피던스·대역폭이 무한대이고, 출력 임피던스는 0이어서 부하에 관계없이 전압을 그대로 전달한다.
매우 높은 이득의 증폭기에 외부 귀환을 걸어 이득·임피던스를 제어한다는 설명은 옳다.
차동증폭기를 입력단으로 하여 두 입력·하나의 출력을 갖는다는 설명은 옳다.
차동증폭기는 커패시터나 큰 저항 없이 이득을 얻을 수 있어 모노리식 IC에 적합하다는 설명은 옳다.

2단 증폭기의 종합 잡음지수는 11이다.
프리스(Friis) 공식: $F=F_1+\dfrac{F_2-1}{G_1}$
대입: $F=10+\dfrac{21-1}{20}=10+1=11$
첫째 단의 이득이 클수록 둘째 단 잡음의 영향이 줄어들므로 첫째 단의 잡음지수가 종합 성능을 좌우한다.

전송효율은 20 %이다.
정현파 변조 AM의 전송효율(전체 전력 중 측파대 전력 비율): $\eta=\dfrac{m^2}{2+m^2}\times100$
대입: $m^2=\dfrac{1}{2}$이므로 $\eta=\dfrac{0.5}{2.5}\times100=20\,\%$
송신출력 50 kW는 효율 계산에 필요 없으며, 효율은 변조도만으로 정해진다.

R-L 회로에서 L 양단을 출력으로 한 파형이 틀렸다.
L 전압은 입력이 바뀌는 순간 입력 크기만큼 급변한 뒤 지수적으로 0을 향해 감쇠한다(미분 파형). 제시된 파형처럼 0에서 서서히 커지는 모양이 아니다.
C-R 회로(R 출력, 시정수가 펄스폭보다 큼): 에지에서 급변 후 조금씩 기울어지는 파형으로 옳다.
R-C 회로(C 출력, 시정수가 펄스폭보다 작음): 모서리가 둥근 구형파로 옳다.
L-R 회로(R 출력, 시정수가 펄스폭보다 큼): 적분되어 삼각파에 가까운 파형으로 옳다.

바이어스 저항은 42.5 kΩ이다.
$I_B=\dfrac{I_C}{\beta}=0.1\,\mathrm{mA}$, $I_E=I_C+I_B=10.1\,\mathrm{mA}$
$V_E=10.1\,\mathrm{mA}\times500\,\mathrm{\Omega}=5.05\,\mathrm{V}$, $V_B=5.05+0.7=5.75\,\mathrm{V}$
$R_B=\dfrac{10-5.75}{0.1\,\mathrm{mA}}=42.5\,\mathrm{k\Omega}$

포토 트랜지스터는 포토 다이오드보다 감도는 높지만 스위칭 속도는 느리므로 이 설명이 옳지 않다.
포토 트랜지스터는 광전류를 트랜지스터 이득으로 증폭해 감도가 높은 대신, 큰 접합 용량과 증폭 작용 때문에 응답 속도가 포토 다이오드보다 느리다.
포토 다이오드는 빛이 강할수록 역방향(광)전류가 증가한다.
베이스 저항을 줄이면 광전류 일부가 저항으로 빠져 감도가 둔해진다.
LED와 포토 트랜지스터로 된 광결합기는 입·출력 사이를 전기적으로 절연한다.