[9급 국가직 전자공학개론] 18년 1회차 기출문제 정답·해설 페이지

㉠은 20 kHz, ㉡은 7비트이다.
나이퀴스트 표본화 정리에 따라 왜곡 없이 복원하기 위한 최소 표본화 주파수는 최대 주파수의 2배이다.
$f_s=2f_m=2\times10\,\mathrm{kHz}=20\,\mathrm{kHz}$
n비트로 표현할 수 있는 레벨 수는 $2^n$이므로 $2^n\ge126$을 만족하는 최소 n을 찾는다.
$2^6=64\lt126\le2^7=128$ 이므로 $n=7$

MOSFET이 BJT보다 속도가 빠르다는 설명이 옳지 않다. 일반적으로 고속·고주파 동작에는 BJT가 더 유리하다.
BJT는 같은 바이어스 전류에서 트랜스컨덕턴스가 커서 부하 커패시턴스를 빠르게 충방전할 수 있다. MOSFET의 강점은 높은 입력 임피던스와 높은 집적도, 낮은 정적 전력이다.
MOSFET은 다수캐리어 한 종류만 전도에 참여하는 단극성 소자이다 — 옳다.
MOSFET은 절연된 게이트 때문에 입력 임피던스가 매우 커서 입력 전류가 거의 흐르지 않는다 — 옳다.
MOSFET은 구조가 단순해 단위소자 면적을 줄일 수 있으므로 고밀도 집적회로에 적합하다 — 옳다.

각 상승에지 직전의 J·K 값을 읽어 추적하면 출력 Q는 차례대로 0, 1, 1, 1이다.
$t_{1}$~$t_{4}$는 각 상승에지 뒤 클록이 내려가는 시점이므로, 바로 앞 상승에지에서 정해진 Q가 나타난다. J-K 플립플롭은 J=0·K=1이면 리셋, J=1·K=0이면 세트, J=K=0이면 유지, J=K=1이면 토글한다.
$t_{1}$ 앞 상승에지: J=0, K=1 → 리셋, Q=0
$t_{2}$ 앞 상승에지: J=1, K=1 → 토글, Q=1
$t_{3}$ 앞 상승에지: J=0, K=0 → 유지, Q=1
$t_{4}$ 앞 상승에지: J=1, K=0 → 세트, Q=1

제너 다이오드는 역방향 바이어스의 항복 영역에서 일정한 전압을 유지하므로, 순방향 바이어스에서의 제너 항복으로 전압을 공급한다는 설명이 옳지 않다.
역방향 전압이 항복 전압에 이르면 전류가 크게 변해도 단자 전압이 거의 일정하게 유지되며, 이 성질을 정전압 회로에 이용한다.
발광 다이오드는 순방향 바이어스에서 전자와 정공이 재결합하며 빛을 방출한다 — 옳다.
PN 접합에 역방향 바이어스를 걸면 공핍층이 넓어진다 — 옳다.
포토 다이오드는 역방향 바이어스 상태에서 빛을 받으면 광생성 캐리어에 의해 전류가 흐른다 — 옳다.

프리엠퍼시스·디엠퍼시스는 수신단 출력 잡음의 고주파 성분을 줄이기 위해 사용한다.
FM 복조 출력의 잡음 전력 밀도는 주파수의 제곱에 비례해 고주파 쪽에서 커진다. 송신 측에서 고역을 미리 강조하고 수신 측에서 같은 만큼 감쇠시키면 신호는 원래대로 복원되고 고역 잡음만 줄어 신호 대 잡음비가 개선된다.
비선형 양자화는 PCM의 압신(companding) 기법으로, 아날로그 FM의 엠퍼시스와 관계없다.
스테레오 방송은 파일럿 신호와 부반송파를 이용한 다중화로 구현하며, 엠퍼시스의 목적이 아니다.
페이딩은 다이버시티 수신 등으로 대응하며, 엠퍼시스로 방지하지 않는다.

이 시스템의 출력은 현재와 과거 입력만으로 정해지는 인과 시스템이므로, y[n]이 x[n+1]의 영향을 받는다는 설명이 옳지 않다.
임펄스 응답이 h[0]=1, h[1]=−1뿐이므로 컨벌루션으로 입출력 관계를 쓰면 다음과 같다.
$y[n]=\sum_k h[k]x[n-k]=x[n]-x[n-1]$
출력에는 x[n]과 x[n−1]만 들어가므로 미래 입력 x[n+1]은 관여하지 않는다.
입력이 n=0에서만 1인 단위 임펄스이면 y[n]=h[n]이므로 y[1]=−1이다 — 옳다.
모든 n에서 x[n]=1이면 y[n]=1−1=0이다 — 옳다.
선형 시불변 시스템이므로 입력 x[n−2]에 대한 출력은 y[n−2]이다 — 옳다.

입력 임피던스는 5 kΩ, 출력전압은 100 mV이다.
한쪽 베이스에 입력을 넣고 다른 베이스를 접지하면, 신호 전류는 두 트랜지스터의 교류 이미터 저항을 직렬로 지난다($R_E\gg r'_e$이므로 $R_E$ 무시).
$Z_{in}=2\beta_{ac}r'_e=2\times100\times25\,\Omega=5\,\mathrm{k\Omega}$
한쪽 컬렉터에서 출력을 꺼내는 단일 출력 차동 이득은 다음과 같다.
$A_v=\dfrac{R_C}{2r'_e}=\dfrac{5\,\mathrm{k\Omega}}{50\,\Omega}=100$
$V_{out}=100\times1\,\mathrm{mV}=100\,\mathrm{mV}$

고역 차단주파수는 약 10 kHz이다.
연산증폭기는 이득-대역폭 곱이 일정하다.
$A_{ol}=100\,\mathrm{dB}=10^5$
$GBW=10^5\times10\,\mathrm{Hz}=1\,\mathrm{MHz}$
폐루프 이득의 크기는 다음과 같다.
$\dfrac{R_f}{R_1}=\dfrac{1\,\mathrm{M\Omega}}{10\,\mathrm{k\Omega}}=100$
$f_H\approx\dfrac{1\,\mathrm{MHz}}{100}=10\,\mathrm{kHz}$
엄밀히는 귀환 계수로 정해지는 $1+\dfrac{R_f}{R_1}=101$로 나누어 약 9.9 kHz가 되며, 가장 가까운 값은 10 kHz이다.

부하가 테브난 등가저항과 같은 12 Ω일 때 최대 전력이 전달된다.
개방전압: 부하를 떼면 6 Ω에 흐르는 전류는 4 Ω 전류와 같아 $\dfrac{V_{ab}}{4}$이다. 종속전원은 a 쪽이 +이므로
$V_{ab}=6-6\cdot\dfrac{V_{ab}}{4}+2V_{ab}$
$0.5V_{ab}=6\Rightarrow V_{oc}=12\,\mathrm{V}$
단락전류: a-b를 단락하면 $V_{ab}=0$이라 종속전원도 0이 된다.
$I_{sc}=\dfrac{6\,\mathrm{V}}{6\,\Omega}=1\,\mathrm{A}$
$R_{th}=\dfrac{V_{oc}}{I_{sc}}=\dfrac{12}{1}=12\,\Omega$ 이므로 최대 전력 전달 조건 $R_L=R_{th}$에 따라 12 Ω이다.

이 회로는 부스트(승압) 컨버터이므로 출력전압은 2 V이다.
정상상태에서 인덕터 전압의 한 주기 평균은 0이다. 스위치가 닫힌 DT 동안 인덕터 전압은 $V_S$, 열린 (1−D)T 동안은 $V_S-V_{out}$이다.
$V_S DT+(V_S-V_{out})(1-D)T=0$
$V_{out}=\dfrac{V_S}{1-D}=\dfrac{1\,\mathrm{V}}{1-0.5}=2\,\mathrm{V}$

이 회로는 $Y=\overline{C(A+B)}$를 구현하므로 $\mathrm{Y}_{1}$=1, $\mathrm{Y}_{2}$=0이다.
풀다운망은 NMOS C와 병렬 NMOS A·B가 직렬이라 $C(A+B)=1$일 때 출력이 접지된다. 풀업망은 그 쌍대 구조(PMOS A·B 직렬에 PMOS C 병렬)로 나머지 경우 출력을 $\mathrm{V}_{DD}$에 연결한다.
A=1, B=1, C=0: NMOS C가 꺼져 접지 경로가 끊기고 PMOS C가 켜져 $\mathrm{Y}_{1}$=1
A=0, B=1, C=1: NMOS C와 NMOS B가 켜져 접지 경로가 생기고 PMOS C·PMOS B가 꺼져 $\mathrm{Y}_{2}$=0

공통컬렉터(이미터 폴로어) 증폭기의 출력은 입력과 동위상이므로, 180도 위상차가 난다는 설명이 옳지 않다.
출력을 이미터에서 꺼내므로 이미터 전압이 베이스 전압을 거의 그대로 따라간다. 따라서 전압 이득은 1에 가깝고 위상 반전이 없다.
전압 이득이 1에 가깝다 — 옳다.
입력저항이 높고 출력저항이 낮아 버퍼로 쓸 수 있다 — 옳다.
$\mathrm{C}_{1}$, $\mathrm{C}_{2}$는 결합 커패시터로 직류를 차단해 바이어스가 신호원·부하의 영향을 받지 않게 한다 — 옳다.

발진 조건을 만족하려면 A=100, θ=180°이어야 한다.
바르크하우젠 조건에 따라 루프 이득의 크기는 1, 루프 전체 위상 변이는 360°(0°)이어야 한다.
크기: $A\times0.01\times1=1\Rightarrow A=100$
위상: $180^\circ+0^\circ+\theta=360^\circ\Rightarrow\theta=180^\circ$

채널 폭이 좁아지면 문턱전압은 오히려 증가하므로(협채널 효과), 감소한다는 설명이 옳지 않다.
채널 폭이 좁으면 채널 가장자리 아래로 퍼지는 공핍 전하까지 게이트가 감당해야 하므로, 채널을 형성하는 데 더 큰 게이트 전압이 필요하다.
기판 도핑농도가 클수록 반전에 필요한 공핍 전하가 늘어 문턱전압이 증가한다 — 옳다.
채널 길이가 짧아지면 소스·드레인 공핍 영역이 채널 아래 전하 일부를 분담해 문턱전압이 감소한다(단채널 효과) — 옳다.
드레인-소스 전압이 증가하면 드레인 유기 장벽 감소(DIBL)로 문턱전압이 감소한다 — 옳다.

마디 해석으로 구하면 $V_L=-8\,\mathrm{V}$이다.
가운데 마디 전압을 $V_n$이라 하고 KCL을 쓴다(kΩ, mA 단위). 전류원은 마디에서 접지로 8 mA를 끌어낸다.
$\dfrac{16-V_n}{4}=8+\dfrac{V_n}{4+8}$
$48-3V_n=96+V_n\Rightarrow V_n=-12\,\mathrm{V}$
오른쪽 직렬 저항에서 전압 분배를 하면
$V_L=-12\times\dfrac{8}{4+8}=-8\,\mathrm{V}$

$\mathrm{R}_{1}$, $\mathrm{R}_{2}$를 2배로 하면 차단주파수가 $f_{c}$/2로 내려간 저역통과 특성이 된다.
저항이 신호 경로에 직렬로, $\mathrm{C}_{2}$가 접지에, $\mathrm{C}_{1}$이 출력 귀환에 놓인 단위이득 살렌-키 저역통과 필터이다.
$f_c=\dfrac{1}{2\pi\sqrt{R_1R_2C_1C_2}}$
$\mathrm{R}_{1}$, $\mathrm{R}_{2}$가 각각 2배이면 근호 안이 4배가 되어 $f_c'=\dfrac{f_c}{2}$이다.
고역통과 모양에서 차단주파수가 $f_{c}$/2로 내려간 그래프 — 회로가 저역통과이므로 틀리다.
고역통과 모양에서 차단주파수가 $f_{c}$/4로 내려간 그래프 — 필터 종류와 이동량 모두 틀리다.
저역통과 모양에서 차단주파수가 $f_{c}$/4로 내려간 그래프 — 1/4로 줄려면 저항 곱이 16배가 되어야 하므로 틀리다.

게이트를 차례로 정리하면 출력은 F=C+D이다.
윗단 NOR: $\overline{B+\overline{C}}=\overline{B}C$
윗단 NAND: $\overline{A\overline{B}C}$
아랫단 NOR: $\overline{C+D}$
마지막 NAND에 드모르간 정리와 흡수 법칙($A\overline{B}C+C=C$)을 적용한다.
$F=\overline{\overline{A\overline{B}C}\cdot\overline{C+D}}=A\overline{B}C+C+D=C+D$
항상 1 — C=D=0이면 F=0이므로 틀리다.
$AB+\overline{C}+D$ — C=D=0이면 1이 되지만 실제 F는 0이므로 틀리다.
$A+B+C+\overline{D}$ — C=D=0이면 1이 되지만 실제 F는 0이므로 틀리다.

F를 간단히 하면 Y+XZ이다.
각 항을 XYZ 순 최소항으로 바꾸면 111, 010, 011, 101, 110이다.
$F=\sum m(2,3,5,6,7)$
Y=1인 네 항(2, 3, 6, 7)은 Y 하나로 묶이고, 남은 $X\overline{Y}Z$는 XYZ와 묶여 XZ가 된다.
$XYZ+X\overline{Y}Z=XZ$, 따라서 $F=Y+XZ$
$Z+XY$ — X=Y=0, Z=1에서 1이지만 F는 0이므로 틀리다.
$Y+\overline{X}\,\overline{Z}$ — X=Y=Z=0에서 1이지만 F는 0이므로 틀리다.
$X+Y\overline{Z}$ — X=1, Y=Z=0에서 1이지만 F는 0이므로 틀리다.

얼리전압이 20 V이면 드레인전류가 2 mA라는 설명이 옳다.
소신호 출력저항은 $r_o=\dfrac{V_A}{I_D}$이므로
$I_D=\dfrac{V_A}{r_o}=\dfrac{20\,\mathrm{V}}{10\,\mathrm{k\Omega}}=2\,\mathrm{mA}$
포화영역 조건은 $V_{DS}\ge V_{OV}$이므로 $\mathrm{V}_{DS}$가 $\mathrm{V}_{OV}$보다 작다는 설명은 틀리다.
출력저항은 $R_{out}=r_o\parallel R_D=5\,\mathrm{k\Omega}$이므로 10 kΩ은 틀리다.
전압이득은 $|A_v|=g_m(r_o\parallel R_D)=0.2\times5000=1000$, 즉 60 dB이므로 30 dB는 틀리다.

출력전압은 6 V이다.
이상적 연산증폭기는 입력 전류가 0이므로 2 kΩ에는 전류가 흐르지 않고, 전류원 전류는 모두 1 kΩ으로 흐른다.
$V_+=I_S\times1\,\mathrm{k\Omega}=2\,\mathrm{mA}\times1\,\mathrm{k\Omega}=2\,\mathrm{V}$
비반전 증폭기의 이득을 곱한다.
$1+\dfrac{10\,\mathrm{k\Omega}}{5\,\mathrm{k\Omega}}=3$
$V_{out}=3\times2\,\mathrm{V}=6\,\mathrm{V}$