모두CBT
전송하고자 하는 3개 비트 (A, B, C) 외에 1개의 부가적인 패리티 비트(P)를 추가하여 홀수 패리티 발생기를 설계하고자 한다. 홀수 패리티 비트(Parity blt) 발생기의 논리식은?
A⊕B⊕C
A⊙B⊙C
A⊕B⊙C
A⊙B⊕C
내용에 오류가 있거나 최신 법령·기준과 다른 부분이 보이면 알려주세요. 확인 후 반영하겠습니다.