모두CBT
다음 그림에서 세 입력(Z, Y, Z) 중 어떠한 입력이든 두 입력 이상이 정논리일 때 출력 또한 정논리가 되는 회로 설계 시 논리식은?
내용에 오류가 있거나 최신 법령·기준과 다른 부분이 보이면 알려주세요. 확인 후 반영하겠습니다.