입출력 인터페이스에서 오류검사를 위해 짝수 패리티 비트를 채용하여 짝수 패리티 생성 회로에 상세 페이지

1[임베디드기능사 필기] 12년 1회차

입출력 인터페이스에서 오류검사를 위해 짝수 패리티 비트를 채용하여 짝수 패리티 생성 회로에 필요한 논리 게이트를 2개만 사용하려 한다. 이 논리 게이트는?

AND

NAND

NOR

XOR

해설

등록된 해설이 없습니다.

내용에 오류가 있거나 최신 법령·기준과 다른 부분이 보이면 알려주세요. 확인 후 반영하겠습니다.